最近，中國微電子所集成電路先導(dǎo)工藝研發(fā)中心在下一代新型FinFET邏輯器件工藝研究上取得重要進展。微電子所殷華湘研究員的課題組，利用低溫低阻NiPt硅化物在新型FOI FinFET上實現(xiàn)了全金屬化源漏（MSD），能顯著降低源漏寄生電阻，從而將N/PMOS器件性能提高大約30倍，使得驅(qū)動性能達到了國際先進水平。

基于本研究成果的論文被2016年IEEE國際電子器件大會（IEDM）接收，并在IEDM的關(guān)鍵分會場之一——硅基先導(dǎo)CMOS 工藝和制造技術(shù)（PMT）上，由張青竹做了學(xué)術(shù)報告。

那么，這個新型FinFET邏輯器件工藝是干啥用的呢？通俗的說就是下一用來制造CPU等邏輯器件的工藝，舉例來說，現(xiàn)在14/16nm芯片大多采用FinFET工藝，而這個新型FinFET則是國內(nèi)對下一代工藝的有益探索。

| FinFET和SOI

在介紹微電子所開發(fā)出的新工藝之前，先介紹下FinFET和FD-SOI工藝。

FinFET 中的 Fin是指鰭式，F(xiàn)ET是指場效應(yīng)晶體管，合起來就是鰭式場效應(yīng)晶體管。在FinFET問世前，一直在使用MOSFET，但由于當(dāng)柵長小于20nm的情況下，源極和漏極過于接近且氧化物也愈薄，這很有可能會漏電現(xiàn)象。

因此，美國加州大學(xué)伯克萊分校胡正明、Tsu-Jae King-Liu、Jeffrey Bokor 等三位教授發(fā)明了FinFET，把原本 2D 構(gòu)造的 MOSFET 改為 3D 的 FinFET，由于構(gòu)造很像魚鰭，也就得名“鰭式”。

2015年，胡正明教授憑借在FinFET上的貢獻榮獲美國年度國家技術(shù)和創(chuàng)新獎。根據(jù)胡正明教授本人的介紹，F(xiàn)inFET實現(xiàn)了兩個突破：一是把晶體做薄并解決了漏電問題，二是向上發(fā)展，晶片內(nèi)構(gòu)從水平變成垂直，也就是把2D的MOSFET 變?yōu)?3D 的 FinFET。

而這種做法有怎樣的效果呢？

臺積電就曾表示：16nm FinFET工藝能夠顯著改進芯片性能、功耗，并降低漏電率，柵極密度是臺積電28nm HPM工藝的兩倍，同等功耗下速度可以加快超過40％，同頻率下功耗則可以降低超過60％。

值得一提的是，被三星挖走的前臺積電員工梁孟松的博士論文指導(dǎo)教授就是胡正明，想必這也是三星能夠在14nm FinFET上實現(xiàn)大躍進的原因之一吧。

相對于在晶體管上做文章的FinFET，SOI工藝則著眼于晶片底襯。

SOI （Silicon-On-Insulator絕緣體上硅）是指絕緣層上的硅，是一種用于集成電路集成電路的供應(yīng)商制造的新型原材料。SOI技術(shù)作為一種全介質(zhì)隔離技術(shù)，可以用來替代硅襯底。FD-SOI就是在襯底上做文章，在晶體管相同的情況下，采用FD-SOI技術(shù)可以實現(xiàn)在相同功耗下性能提高30%左右，或者在相同性能下，功耗降低30%左右。

根據(jù)格羅方德公布的數(shù)據(jù)：

22nm FD-SOI工藝功耗比28nmHKMG降低了70%；

芯片面積比28nmBulk縮小了20%；

光刻層比FinFET工藝減少接近50%；

芯片成本比16/14nm低了20%。

如果格羅方德發(fā)布的數(shù)據(jù)屬實，那么，22nm FD-SOI擁有堪比14/16nm FinFET的性能和功耗，但芯片的成本卻與28nm相當(dāng)。而且格羅方德還表示：若是將制程提升到14nm，相對于28nm SOI的會有35%的性能提升，功耗也會降到原來的一半。

另外，SOI還具有了較高的跨導(dǎo)、降低的寄生電容、減弱的短溝效應(yīng)、較為陡直的亞閾斜率，與體硅電路相比，SOI電路的抗輻照強度提高了100倍。在高溫環(huán)境下，SOI器件性能明顯優(yōu)于體硅器件。

那么，為何FinFET會成為主流，即便是掌握了22nm FD-SOI工藝的格羅方德還是購買了三星的14nm FinFET技術(shù)授權(quán)呢？

原因就在于采用SOI工藝成本較高，而且現(xiàn)階段Intel和臺積電在硅襯底上能夠做出滿足要求的芯片，所以依舊使用硅襯底，臺積電市場份額巨大，而Intel有最好的技術(shù)，兩家選擇了FinFET，自然而然整個產(chǎn)業(yè)鏈就跟著走，SOI工藝也就只能在射頻和傳感器市場找存在感了。