芯片設(shè)計(jì)環(huán)節(jié)繁多、精細(xì)且復(fù)雜，EDA工具在其中承載了極為重要作用：①將復(fù)雜物理問(wèn)題用數(shù)學(xué)模型高度精確化表述，在虛擬軟件中重現(xiàn)芯片制造過(guò)程中的各種物理效應(yīng)和問(wèn)題；②在確保邏輯功能正確的前提下，利用數(shù)學(xué)工具解決多目標(biāo)多約束的最優(yōu)化問(wèn)題，求得特定半導(dǎo)體工藝條件下，性能、功耗、面積、電氣特性、成本等的最優(yōu)解；③驗(yàn)證模型一致性問(wèn)題，確保芯片在多個(gè)設(shè)計(jì)環(huán)節(jié)的迭代中邏輯功能一致。

　　（1）先進(jìn)工藝節(jié)點(diǎn)：“晶圓廠(chǎng)+Fabless+EDA”協(xié)同推進(jìn)的成果

　　首先，SOI、FinFET等新器件結(jié)構(gòu)的發(fā)明將帶來(lái)晶體管電學(xué)和物理特性的變革；其次，在半導(dǎo)體工藝制造方面，摩爾定律的演進(jìn)伴隨著眾多不可預(yù)知的物理問(wèn)題逐漸浮現(xiàn)。處于摩爾定律推進(jìn)一線(xiàn)的晶圓廠(chǎng)從材料、化學(xué)、工藝過(guò)程控制等各種制造細(xì)節(jié)來(lái)創(chuàng)新、調(diào)試和求證。而EDA公司借助晶圓廠(chǎng)積累的大量測(cè)試數(shù)據(jù)探索物理效應(yīng)和工藝實(shí)施細(xì)節(jié)的準(zhǔn)確和高精度模型化。然而，這并不意味著新工藝節(jié)點(diǎn)研發(fā)的終點(diǎn)，頂尖Fabless公司將基于此模型和工具進(jìn)行芯片設(shè)計(jì)與試產(chǎn)，并且依托強(qiáng)大和豐富的芯片設(shè)計(jì)不斷發(fā)現(xiàn)和排除新工藝節(jié)點(diǎn)在模型和制造中的各種量產(chǎn)問(wèn)題。在此期間，芯片設(shè)計(jì)工程師、EDA公司的AE、晶圓廠(chǎng)工程師等等往往長(zhǎng)年累月在一起辦公，集中攻破新問(wèn)題，修復(fù)新bug。晶圓廠(chǎng)、Fabless、EDA三者通力合作，反復(fù)迭代，如此才能最終將達(dá)到商用和量產(chǎn)要求的工藝節(jié)點(diǎn)推向市場(chǎng)。一旦有一個(gè)環(huán)節(jié)出題，前功盡棄。

　　因此，摩爾定律任何一代最先進(jìn)工藝節(jié)點(diǎn)，無(wú)一不是由擁有最先進(jìn)工藝制造條件的晶圓廠(chǎng)、頂尖EDA團(tuán)隊(duì)和設(shè)計(jì)經(jīng)驗(yàn)豐富的Fabless公司三者協(xié)力共同推進(jìn)的成果。這也是為什么臺(tái)積電最先進(jìn)制程的第一批產(chǎn)品總是由蘋(píng)果、高通、華為來(lái)發(fā)布，只有頂尖的Fabless公司才具備參與調(diào)試最先進(jìn)工藝節(jié)點(diǎn)的能力。這也是為什么三大EDA巨頭始終把控細(xì)分市場(chǎng)的一個(gè)重要的原因。

　　（2）數(shù)學(xué)問(wèn)題

　　以一個(gè)鋁互連時(shí)代工藝過(guò)程中經(jīng)典的互連線(xiàn)偏差問(wèn)題為例，在形成鋁互連線(xiàn)時(shí)二氧化硅層夾在互連圖形的金屬層之間，氧化物淀積在已經(jīng)成形的金屬層上，一般都會(huì)留下一些臺(tái)階高度或者表面形貌，在理想情況下，采用CMP方法對(duì)層間電介質(zhì)進(jìn)行厚度剖平后如圖a所示。

　　但實(shí)際的情況是，雖然在特定范圍內(nèi)能夠達(dá)到很高的平整度，但從整個(gè)芯片范圍上來(lái)講平整度就很有限，如圖所示，不同的厚度又對(duì)電介質(zhì)的電容等電特性產(chǎn)生不同的影響。

　　EDA工具要做的事就是盡可能高精度地在虛擬的軟件世界中重新和擬合類(lèi)似上述現(xiàn)實(shí)中的物理和工藝問(wèn)題，以期望在芯片設(shè)計(jì)階段將其納入考慮范圍之內(nèi)，以系統(tǒng)性的方法和預(yù)測(cè)性的裕量來(lái)應(yīng)對(duì)和糾正，最終保證芯片設(shè)計(jì)仿真結(jié)果同流片結(jié)果一致。

　　同時(shí)，EDA工具需要對(duì)數(shù)千種情境進(jìn)行快速設(shè)計(jì)探索，以求得性能、功耗、面積、成本等芯片物理指標(biāo)和經(jīng)濟(jì)指標(biāo)的平衡。隨著集成電路制造工藝進(jìn)入7nm以下，數(shù)字芯片中標(biāo)準(zhǔn)單元數(shù)量已經(jīng)達(dá)到億數(shù)量級(jí)，EDA算法已經(jīng)成為典型的數(shù)據(jù)密集型計(jì)算的典型代表。且現(xiàn)有布局布線(xiàn)方法大都采用組合優(yōu)化算法，可接受的計(jì)算時(shí)間內(nèi)，不一定能得到局部最優(yōu)解，甚至有可能得到一個(gè)劣解，算法復(fù)雜度較高。以上兩點(diǎn)導(dǎo)致EDA算法的計(jì)算時(shí)間非常冗長(zhǎng)，以小時(shí)計(jì)。

　　以一個(gè)簡(jiǎn)單的布線(xiàn)算法示意圖為例，以下動(dòng)圖為EDA工具在尋求源點(diǎn)和終點(diǎn)之間的金屬走線(xiàn)方案。試想一下，芯片內(nèi)部單元以?xún)|級(jí)數(shù)量計(jì)，內(nèi)部布線(xiàn)金屬層多達(dá)數(shù)層，如何從一個(gè)點(diǎn)在只能走直線(xiàn)和90度拐彎的限定下，經(jīng)過(guò)各種不可布線(xiàn)的障礙并不斷做出前行的抉擇，穿過(guò)層層金屬，最終準(zhǔn)備到達(dá)芯片中的另一個(gè)點(diǎn)，期間探索方案的計(jì)算空間需求巨大，且整體還要滿(mǎn)足時(shí)序和總線(xiàn)長(zhǎng)最小的目標(biāo)，并必須考慮上文所述的工藝偏差。

　?。?）半導(dǎo)體、數(shù)學(xué)、芯片設(shè)計(jì)三者交叉學(xué)科人才培養(yǎng)問(wèn)題。

　　EDA算法問(wèn)題起點(diǎn)和終點(diǎn)是半導(dǎo)體工藝等物理問(wèn)題，解決工具是數(shù)學(xué)問(wèn)題，應(yīng)用對(duì)象是芯片設(shè)計(jì)實(shí)現(xiàn)具體問(wèn)題。一般來(lái)說(shuō)本科生很難如此既寬泛又具體的知識(shí)儲(chǔ)備和體系，因此，三大EDA巨頭公司研發(fā)工程師的平均學(xué)歷都很高。同時(shí)，在碩士和博士階段，單獨(dú)從事數(shù)學(xué)、芯片設(shè)計(jì)、半導(dǎo)體器件和工藝的人較多，但是三者兼具的人又非常少。

　　我國(guó)當(dāng)前僅有清華大學(xué)、復(fù)旦大學(xué)、浙江大學(xué)、北京航空航天大學(xué)、電子科技大學(xué)、西安電子科技大學(xué)、福州大學(xué)等少數(shù)學(xué)校從事EDA方向的研究和人才培養(yǎng)。尤其是清華大學(xué)計(jì)算機(jī)系在1970年代就開(kāi)始相關(guān)研究，為我國(guó)國(guó)產(chǎn)熊貓EDA工具（華大前身）、華大九天EDA工具的研發(fā)做出了很大的貢獻(xiàn)，而且培養(yǎng)了大量的EDA算法人才。

　　值得欣喜的是，國(guó)內(nèi)EDA的研發(fā)力量近幾年也有長(zhǎng)足的進(jìn)步。2017年6月在集成電路計(jì)算機(jī)輔助設(shè)計(jì)領(lǐng)域的旗艦會(huì)議--第54屆設(shè)計(jì)自動(dòng)會(huì)議（ACM/IEEEDesignAutomationConference2017）上，福州大學(xué)陳建利老師的論文TowardOptimalLegalizationforMixed-Cell-HeightCircuitDesigns獲得最佳論文獎(jiǎng)（作者：JianliChen，ZiranZhu，WenxingZhu，Yao-wenChang）。這是54年來(lái)中國(guó)大陸作者第一次以第一單位/第一作者獲得該會(huì)議最佳論文獎(jiǎng)。