導(dǎo)讀：

DDR5協(xié)議發(fā)布已經(jīng)有一段時間了，其中的變化還是比較大的，地址信號采取了ODT的端接形式，本篇文章為大家仿真一下DDR5地址信號。同時，我也推薦大家關(guān)注我在仿真秀原創(chuàng)的精品課《DDR3/4/5系列信號完整性仿真24講》，讓你清楚掌握DDR協(xié)議和仿真關(guān)鍵技術(shù)要點。以下是正文：

一、DDR5地址信號仿真

為了直觀觀察DDR5速率和端接變化的影響，我們對比統(tǒng)一鏈路在運行DDR3、DDR4、DDR5時的波形質(zhì)量;我們直接看DDR3-1600速率，flyby結(jié)構(gòu)中1驅(qū)8，基本仿真設(shè)置如下：

眼圖如下：

此時，信號在末端通過RVTT(40ohm)端接到VTT，波形還是不錯的，下面來看DDR4-3200的信號：

DDR4時，信號在末端通過RVTT(40ohm)端接到VTT(0.6V)，波形還可以接受，下面來看DDR5-6400的信號：

此時，如果還是通過外部端接到VTT的話，波形已經(jīng)不是很好了，下面對比一下在最后一顆芯片內(nèi)部端接，波形如下：

可以看到通過內(nèi)部端接，波形有所好轉(zhuǎn)，但是仍然不是很好，下面將第一片芯片也做內(nèi)部端接，波形如下：

可以看到，此時波形還是比較好的，下面我們把1驅(qū)8的flyby結(jié)構(gòu)改為，flyby+T型拓撲，也就是芯片對貼，來對比波形：

可以看到，此時信號質(zhì)量已經(jīng)大幅度提高;通過對比我們發(fā)現(xiàn)，在DDR的速率越來越高的同時，信號質(zhì)量受到極大挑戰(zhàn)，當(dāng)然地址信號的內(nèi)部端接也對信號質(zhì)量的優(yōu)化起到了很重要的作用。

審核編輯：湯梓紅