在2021年2月舉行的SPIE高級(jí)光刻會(huì)議上，應(yīng)用材料的Regina發(fā)表了一個(gè)題為：“Module-Level Material Engineering for Continued DRAM Scaling”的演講。在演講中，Regina強(qiáng)調(diào)DRAM的微縮正在放緩，需要新的解決方案來(lái)繼續(xù)提高密度，見(jiàn)圖1。

圖1. DRAM節(jié)點(diǎn)和位密度趨勢(shì)。

?按照他們介紹，DRAM的微縮迎來(lái)了多個(gè)方面挑戰(zhàn)：

圖案化-如何創(chuàng)建越來(lái)越密集的圖案。

電容器–從圓柱體演變?yōu)橹鶢罱Y(jié)構(gòu)，需要對(duì)高深寬比進(jìn)行構(gòu)圖。

電阻/電容–位線和字線需要提高電阻/電容才能提高訪問(wèn)速度。

外圍（Peri）晶體管–從含氧化硅的多晶硅柵到高K金屬柵（HKMG）的演變。

圖2. DRAM擴(kuò)展挑戰(zhàn)。

本文將重點(diǎn)討論圖案化和電容器。

電容器圖案化最近已經(jīng)通過(guò)交叉自對(duì)準(zhǔn)雙圖案化（ cross self-aligned double patterning：XSADP）完成，但現(xiàn)在正在發(fā)展為甚至更復(fù)雜的交叉自對(duì)準(zhǔn)四重圖案化（ (XSADP) but is now evolving to even more complex ：XSAQP）。如三星所公開(kāi)的，另一種選擇是間隔物輔助的圖案化，該圖案化可以使掩模上的孔密度增加3倍，但需要使孔尺寸相等的蝕刻。最近，EUV已開(kāi)始被應(yīng)用到DRAM的生產(chǎn)中。

作者指出，三星正在將EUV用于1z DRAM上，并且預(yù)計(jì)現(xiàn)在將EUV用于多層的1α DRAM上，SK Hynix也有望在今年推出其使用EUV***的1α DRAM。

然而，為DRAM實(shí)施EUV面臨以下幾個(gè)挑戰(zhàn)：

局部臨界尺寸均勻性（Local Critical Dimension Uniformity：LCDU），這種變化會(huì)改變電氣性能和蝕刻縱橫比。

孔尺寸– EUV對(duì)孔尺寸敏感，并且加工窗口狹窄。

薄抗蝕劑– EUV抗蝕劑非常薄，需要硬化。

薄沉積的使用可以使抗蝕劑硬化，厚沉積的使用可以縮小臨界尺寸（Critical Dimensions：CD）。在圖案頂部的空間選擇性沉積可以改善線邊緣粗糙度（Line Edge Roughness：LER）/線寬粗糙度（Line Width Roughness ：LWR），這是EUV圖案形成中的顯著缺點(diǎn)。參見(jiàn)圖3。

圖3.使用沉積的光致抗蝕劑改進(jìn)。

對(duì)于有源區(qū)域縮放，EUV在大CD上存在缺陷問(wèn)題，相反，您可以蝕刻小孔，然后使用精確的橫向蝕刻在一個(gè)方向上打開(kāi)特征，從而縮小針尖到針尖的距離。該技術(shù)消除了CD與產(chǎn)量之間的折衷，并使ovals 具有更大的接觸焊盤面積，見(jiàn)圖4。

圖4.用于有源圖案的精密橫向蝕刻。

EUV的一個(gè)主要問(wèn)題是狹窄的工藝窗口，可以接受可接受的隨機(jī)缺陷。定向蝕刻為過(guò)程設(shè)計(jì)提供了一個(gè)額外的knobs，如果過(guò)程窗口的中間已打開(kāi)并橋接，則可以向具有橋接的窗口一側(cè)移動(dòng)，然后使用定向蝕刻移除橋接，請(qǐng)參見(jiàn)圖5。

圖5.定向蝕刻以消除隨機(jī)缺陷。

當(dāng)今的電容器間距極限大于40nm，這也是當(dāng)前電容器圖案化的EUV極限。將來(lái)將需要更小的間距，并且工藝可變性需要提高30％以上，才能實(shí)現(xiàn)縮放，請(qǐng)參見(jiàn)圖6。

圖6.電容器縮放受變化的限制。

減少硬掩模厚度和提高蝕刻均勻性都是實(shí)現(xiàn)這一目標(biāo)所必需的。

如今，非晶硅（a-Si）被用作硬掩模，將來(lái)?yè)诫s的硅可以提供更好的選擇性，從而可以實(shí)現(xiàn)更薄的硬掩模，但會(huì)產(chǎn)生難以去除的副產(chǎn)物，見(jiàn)圖7。

圖7.用于電容器縮放的改進(jìn)硬掩模。

用于硬掩模的摻雜硅的問(wèn)題在于它需要特殊的蝕刻，下一代工藝使用高溫蝕刻。光刻膠用于對(duì)氧化物硬掩模進(jìn)行圖案化；然后在高溫蝕刻機(jī)中使用氧化物硬掩模對(duì)摻雜的多晶硅硬掩模進(jìn)行圖案化，最后將摻雜的多晶硅硬掩模用于蝕刻電容器。蝕刻和沉積步驟之間的逐級(jí)脈沖蝕刻切換允許對(duì)電容器的高速蝕刻進(jìn)行激進(jìn)的化學(xué)使用，請(qǐng)參見(jiàn)圖8。

圖8.改進(jìn)的性能和生產(chǎn)率。

期望上述工藝創(chuàng)新能夠?qū)崿F(xiàn)當(dāng)前DRAM體系結(jié)構(gòu)的持續(xù)微縮。

但從演講中我們看到，在3至5年后，我們將需要一種新的DRAM架構(gòu)。當(dāng)中涉及的一個(gè)有趣的選擇是3D化，將電容器從垂直結(jié)構(gòu)變?yōu)槎询B的水平結(jié)構(gòu)。

編輯：黃飛

?