動(dòng)態(tài)

• 發(fā)布了文章 2023-04-03 16:49

  行業(yè)資訊 | Cadence 計(jì)算流體力學(xué)（CFD）解決方案

  

  隨著行業(yè)的發(fā)展，仿真的應(yīng)用日漸廣泛。大到飛機(jī)飛艇這樣的航空器，小到日常使用的手機(jī)小家電；無不體現(xiàn)流體在產(chǎn)品設(shè)計(jì)中的存在感和重要性。通過CFD的分析，性能工程師可以得到產(chǎn)品的流場特性、熱場分布、以及解決由于劇烈的壓力波動(dòng)造成的氣動(dòng)噪聲問題。？現(xiàn)如今，仿真模型越來越大，精度要求越來越高，同時(shí)研發(fā)的周期在不斷地縮短。如何快速的完成CFD分析優(yōu)化成為業(yè)內(nèi)關(guān)注的焦點(diǎn)，

  Cadence 仿真

  2.2k瀏覽量

• 發(fā)布了文章 2023-04-03 16:49

  行業(yè)資訊 | Cadence Tensilica 處理器賦能智能駕駛體驗(yàn)

  

  汽車的創(chuàng)新和價(jià)值重心正在逐漸轉(zhuǎn)向電子和軟件領(lǐng)域。隨著自動(dòng)駕駛水平的提高，采用高級(jí)駕駛員輔助系統(tǒng)（ADAS）的用戶日漸增長?；谧钚掳雽?dǎo)體技術(shù)的高度集成和可擴(kuò)展的系統(tǒng)，對打造針對客戶需求量身定制的差異化產(chǎn)品至關(guān)重要。ADAS系統(tǒng)級(jí)芯片（SoC）使車輛能夠“感知”周圍環(huán)境，但是需要在芯片面積、功耗和性能方面作出妥協(xié)。CadenceTensilica系列IP可滿足

  處理器 智能駕駛

  1.9k瀏覽量

• 發(fā)布了文章 2023-04-03 16:48

  技術(shù)資訊 I 哪些原因會(huì)導(dǎo)致 BGA 串?dāng)_？

  

  本文要點(diǎn)BGA封裝尺寸緊湊，引腳密度高。在BGA封裝中，由于焊球排列和錯(cuò)位而導(dǎo)致的信號(hào)串?dāng)_被稱為BGA串?dāng)_。BGA串?dāng)_取決于入侵者信號(hào)和受害者信號(hào)在球柵陣列中的位置。在多門和引腳數(shù)量眾多的集成電路中，集成度呈指數(shù)級(jí)增長。得益于球柵陣列(ballgridarray，即BGA)封裝的發(fā)展，這些芯片變得更加可靠、穩(wěn)健，使用起來也更加方便。BGA封裝的尺寸和厚度都很

  BGA 集成電路

  1.4k瀏覽量

• 發(fā)布了文章 2023-03-28 16:31

  技術(shù)資訊 I 推導(dǎo)散熱器的輻射熱阻

  

  本文要點(diǎn)散熱器中的輻射傳熱。傳熱的電路類比。推導(dǎo)輻射熱阻。散熱器是電子產(chǎn)品中常用的熱管理系統(tǒng)，利用傳導(dǎo)、對流、輻射或三者的組合等傳熱方式將熱能從電路傳遞到環(huán)境中。散熱器系統(tǒng)的傳熱可以用電路類比來描述。電路類比利用熱阻參數(shù)來區(qū)分散熱器的傳導(dǎo)、對流和輻射機(jī)制。在散熱器傳熱問題中，傳導(dǎo)熱阻與對流熱阻不同，這兩者又與輻射熱阻不同。鑒于輻射是散熱器中一種重要的傳熱方式

  散熱器 熱阻

  4.2k瀏覽量

• 發(fā)布了文章 2023-03-28 16:30

  技術(shù)資訊 | 通過倒裝芯片 QFN 封裝改善散熱

  

  本文要點(diǎn)將引線鍵合連接到半導(dǎo)體的過程可以根據(jù)力、超聲波能量和溫度的應(yīng)用進(jìn)行分類。倒裝芯片技術(shù)使用稱為凸塊的小金屬球進(jìn)行連接。在倒裝芯片QFN封裝中，倒裝芯片互連集成在QFN主體中?；诘寡b芯片QFN封裝技術(shù)的IC用于保持性能，而不會(huì)受到引線鍵合的不良影響在某些半導(dǎo)體產(chǎn)品應(yīng)用中，由于大量互連或引線鍵合對產(chǎn)品性能的不利影響，引線鍵合是不切實(shí)際的。在大多數(shù)情況下，

  qfn 封裝 芯片

  3.8k瀏覽量

• 發(fā)布了文章 2023-03-28 16:30

  技術(shù)資訊 I 接地、EMI 和電能質(zhì)量之間的關(guān)系

  

  本文要點(diǎn)接地、EMI和電能質(zhì)量之間的關(guān)系。安全接地與EMC接地的區(qū)別。EMC接地的設(shè)計(jì)考慮因素。接地、EMI和電能質(zhì)量是密切相關(guān)的；電能質(zhì)量會(huì)受到各種事件的影響，包括電磁干擾(EMI)。幸運(yùn)的是，電路接地可以減輕EMI的不良影響。接地為電磁干擾提供了一個(gè)低阻抗的路徑。當(dāng)系統(tǒng)正確接地時(shí)，EMI就會(huì)脫離關(guān)鍵設(shè)備，從而改善電能質(zhì)量。在這篇文章中，我們將進(jìn)一步詳細(xì)探

  emc emi

  1.4k瀏覽量

• 發(fā)布了文章 2023-03-28 16:30

  版本更新 | Cadence SPB Release 22.1新功能介紹

  

  一、OrCADCapture在OrCADCaptureandOrCADCaptureCIS22.1中，增加了UnifiedComponentInformationSystem(CIS)功能。UnifiedCIS是一個(gè)組件管理系統(tǒng)，它提供了一個(gè)直觀的用戶界面來訪問來自各種來源的器件，而無需創(chuàng)建首選零件數(shù)據(jù)庫和設(shè)置ODBC數(shù)據(jù)源的任何額外動(dòng)作。從UnifiedC

  Cadence SPB 器件

  8.4k瀏覽量

• 發(fā)布了文章 2023-03-15 20:51

  技術(shù)資訊 I 如何確定目標(biāo)阻抗以實(shí)現(xiàn)電源完整性？

  

  本文要點(diǎn)將PDN阻抗設(shè)計(jì)為目標(biāo)值有助于確保設(shè)計(jì)的電源穩(wěn)定性。PDN目標(biāo)阻抗在一定程度上會(huì)決定PDN上測得的任何電壓波動(dòng)。確定目標(biāo)阻抗需要考慮PDN上允許的電壓波動(dòng)、輸出信號(hào)上允許的抖動(dòng)，或?qū)烧叨伎紤]在內(nèi)。阻抗可能是用于普遍概括電子學(xué)所有領(lǐng)域信號(hào)行為的一項(xiàng)指標(biāo)。在PCB設(shè)計(jì)中設(shè)計(jì)具體應(yīng)用時(shí)，我們總是有一些希望實(shí)現(xiàn)的目標(biāo)阻抗，無論是射頻走線、差分對，還是阻抗匹

  PDN 電源

  2.9k瀏覽量

• 發(fā)布了文章 2023-03-15 20:51

  DesignCon 解讀 I《流浪地球2》中的機(jī)器狗“笨笨”走入現(xiàn)實(shí)

  

  一年一度的DesignCon是世界一流的高速通信和系統(tǒng)設(shè)計(jì)大會(huì)，在電子創(chuàng)新的核心硅谷匯集行業(yè)關(guān)鍵的技術(shù)發(fā)展與碰撞。在前不久剛剛落幕的2023DesignCon大會(huì)上，來自BostonDynamics的DevinBillings發(fā)表了題為《賦能機(jī)器人自主功能（EnablingAutonomousRoboticCapability）》主題演講，并在現(xiàn)場為大家?guī)?

  機(jī)器人 機(jī)器狗

  2k瀏覽量

• 發(fā)布了文章 2023-03-15 20:50

  行業(yè)資訊 I 3D 異構(gòu)集成與 COTS （商用現(xiàn)成品）小芯片的發(fā)展問題

  

  莎士比亞在《羅密歐與朱麗葉》中寫道：“名字有何重要？玫瑰不叫玫瑰，依舊芳香如故。”然而在過去10年中，尤其是過去5年左右，每當(dāng)我們將不止一個(gè)晶粒置于一個(gè)封裝內(nèi)時(shí)，我們就想為其增加一個(gè)新的命名：命名發(fā)展MorethanMoore，即超越摩爾朗朗上口，但涉及了許多其他方面的內(nèi)容系統(tǒng)級(jí)封裝,即SiPSystem-in-Package：既準(zhǔn)確又通用3D-IC十分貼切

  3D 芯片

  1.5k瀏覽量