為了確保驗證的完備性，我們需要量化驗證目標。SystemVerilog提供了一套豐富的覆蓋率建模方式....
![的頭像]()
芯片驗證工程師 發(fā)表于 06-25 10:44
?2529次閱讀
寄存器模型保持著DUT內部寄存器值的 鏡像（mirror） 。 鏡像值不能保證是正確的，因為寄存器模....
![的頭像]()
芯片驗證工程師 發(fā)表于 06-24 12:02
?1890次閱讀
UVM register layer classes用于為DUV中的memory-mapped寄存器....
![的頭像]()
芯片驗證工程師 發(fā)表于 06-23 21:30
?1326次閱讀
在一個系統(tǒng)級的驗證環(huán)境中，多個驗證組件并行地產生激勵。測試用例開發(fā)者可能希望協(xié)調多個通道激勵之間的時....
![的頭像]()
芯片驗證工程師 發(fā)表于 06-20 09:28
?3639次閱讀
在驗證過程中讓DUT進入特定場景只是驗證的重要部分之一，驗證環(huán)境還應該檢查來自DUT的輸出響應。
![的頭像]()
芯片驗證工程師 發(fā)表于 06-20 09:19
?3152次閱讀
為了實現(xiàn)驗證目標，測試用例開發(fā)者需要控制測試激勵的生成以覆蓋特定的場景。測試用例開發(fā)者可以用下面這些....
![的頭像]()
芯片驗證工程師 發(fā)表于 06-17 14:06
?1464次閱讀
在UVM中，Testcase是一個類，它封裝了測試用例開發(fā)者編寫的特定激勵序列。
![的頭像]()
芯片驗證工程師 發(fā)表于 06-15 09:41
?2790次閱讀
一些典型 的 驗證組件 配 置參數(shù)示例：? 一個agent可以被配置為 active 或者 pass....
![的頭像]()
芯片驗證工程師 發(fā)表于 06-14 10:20
?1671次閱讀
本文介紹了從一組可重用的驗證組件中構建測試平臺所需的步驟。UVM促進了重用，加速了測試平臺構建的過程....
![的頭像]()
芯片驗證工程師 發(fā)表于 06-13 09:14
?1566次閱讀
本文介紹了從一組可重用的驗證組件中構建測試平臺所需的步驟。UVM促進了重用，加速了測試平臺構建的過程....
![的頭像]()
芯片驗證工程師 發(fā)表于 06-13 09:11
?1291次閱讀
Checks和coverage是覆蓋率驅動的驗證流程的關鍵。在驗證環(huán)境中，Checks和covera....
![的頭像]()
芯片驗證工程師 發(fā)表于 06-12 09:18
?3207次閱讀
UVM中每個phase都有一個內置的objection ，為components和objects提供....
![的頭像]()
芯片驗證工程師 發(fā)表于 06-11 09:35
?1600次閱讀
Sequencer默認不執(zhí)行任何Sequence。驗證工程師可以通過調用start()啟動一個Seq....
![的頭像]()
芯片驗證工程師 發(fā)表于 06-10 09:10
?1835次閱讀
驗證環(huán)境用戶需要創(chuàng)建許多測試用例來驗證一個DUT的功能是否正確，驗證環(huán)境開發(fā)者應該通過以下方式提高測....
![的頭像]()
芯片驗證工程師 發(fā)表于 06-09 11:11
?1854次閱讀
uvm_do宏及其變體提供了創(chuàng)建、隨機化和發(fā)送transaction items或者sequence....
![的頭像]()
芯片驗證工程師 發(fā)表于 06-09 09:36
?7532次閱讀
sequencer生成激勵數(shù)據，并將其傳遞給driver執(zhí)行。UVM類庫提供了uvm_sequenc....
![的頭像]()
芯片驗證工程師 發(fā)表于 06-07 11:58
?3370次閱讀
本文使用Easier UVM Code Generator生成包含多個agent和interface....
![的頭像]()
芯片驗證工程師 發(fā)表于 06-06 09:13
?2435次閱讀
寄存器模型一般可以使用工具生成或者從頭開始編寫
![的頭像]()
芯片驗證工程師 發(fā)表于 06-05 14:14
?1605次閱讀
uvm environment 類是一個包含多個可重用的驗證組件的類，它定義了測試用例所需的驗證組件....
![的頭像]()
芯片驗證工程師 發(fā)表于 06-04 16:28
?1147次閱讀
agent（如下圖）實例化并使用TLM連接driver、monitor和sequencer。
![的頭像]()
芯片驗證工程師 發(fā)表于 06-01 09:05
?1974次閱讀
Driver的作用是從sequencer中獲得數(shù)據項，按照接口協(xié)議將數(shù)據項驅動到總線上。
![的頭像]()
芯片驗證工程師 發(fā)表于 05-30 09:22
?1901次閱讀
作為DUT的激勵對象。
![的頭像]()
芯片驗證工程師 發(fā)表于 05-29 14:57
?1705次閱讀
TLM接口的使用將驗證環(huán)境中的每個組件與其他組件隔離。驗證環(huán)境實例化一個組件，并完成其ports/e....
![的頭像]()
芯片驗證工程師 發(fā)表于 05-29 14:51
?1470次閱讀
如下圖所示，UVM中的TLM接口為組件之間Transaction的發(fā)送和接收提供了一套統(tǒng)一的通信方法....
![的頭像]()
芯片驗證工程師 發(fā)表于 05-29 09:31
?1565次閱讀
Analysis port? 每個組件通過其TLM接口與系統(tǒng)中的其他組件進行通信，用于給DUT發(fā)送激....
![的頭像]()
芯片驗證工程師 發(fā)表于 05-28 09:39
?4974次閱讀
在UVM中，transaction 是一個類對象，它包含了建模兩個驗證組件之間的通信所需的任何信息。
![的頭像]()
芯片驗證工程師 發(fā)表于 05-24 09:17
?3175次閱讀
UVM類庫提供了通用的代碼功能，如component hierarchy、transaction l....
![的頭像]()
芯片驗證工程師 發(fā)表于 05-22 10:14
?3593次閱讀
驗證生產力的關鍵之一是在一個合適的抽象級別上考慮驗證問題。也就是說，在驗證DUT時應該創(chuàng)建一個支持適....
![的頭像]()
芯片驗證工程師 發(fā)表于 05-22 09:58
?1637次閱讀
在本文中，我們將進一步實現(xiàn)monitor和coverage collector components....
![的頭像]()
芯片驗證工程師 發(fā)表于 05-20 09:45
?1723次閱讀
在運行uvm代碼生成器后，我們現(xiàn)在可以開始運行仿真。同樣，我們將命令行放入腳本文件中
![的頭像]()
芯片驗證工程師 發(fā)表于 05-19 09:18
?1468次閱讀
