（文章來源：電子工程網）

物聯網的發(fā)展應用，是以無數量連網的智能設備為硬件基礎，而這些設備所產生的數據要成為有用的信息，則需要大數據處理能力。而原有的企業(yè)服務器和數據處理設備，無法再充分地滿足這種計算需求。近日，一種可以集成到SoC中的Speedcore？嵌入式FPGA IP問世，為物聯網的應用推進帶來了新的助推力量。

嵌入式FPGA IP是由Achronix 半導體公司推出。嵌入式FPGA作為IP集成到SOC芯片中會有很多內在的優(yōu)勢，據Achronix總裁兼首席執(zhí)行官Robert Blake介紹，一是使互聯帶寬增加10倍，二是互聯延遲減小至1/10，三是功耗降低50%，四是成本降低90%。

具體來講，在功耗方面，Speedcore以內部連線方式直接連接至SoC，省去了在外置獨立FPGA中可見的大型可編程輸入輸出緩沖（IO buffer）。其功耗只是獨立FPGA總功耗的一半。同時，Speedcore的芯片面積可以根據應用需求來定制。在接口性能方面，獨立的FPGA通常通過一個高延遲的串行器/解串器架構進行連接，而Speedcore IP 的接口延遲更低、性能更高。Speedcore通過一個超寬的并行接口連接至ASIC。

在成本方面，由于省去了可編程輸入輸出緩沖（IO buffer）架構，Speedcore的芯片面積比獨立的FPGA小得多。同時， Speedcore省去了對獨立FPGA周邊所有支持性元器件的需求，這些元器件包括電源調節(jié)器、時鐘發(fā)生器、電平位移器、無源元件和FPGA冷卻器件。此外，嵌入式FPGA具有更高的系統(tǒng)可靠性和良品率。將FPGA的功能集成至一片ASIC中，可消除在印制電路板上放置一顆獨立的FPGA所造成的可靠性和良率損失。

利用Speedcore IP產品，客戶可以針對其應用來定制最佳的芯片面積、功耗和資源配置?？蛻艨梢远x查找表（LUT）、嵌入式存儲器以及DSP的數量。此外，客戶可以定義Speedcore的寬高比、輸入輸出（IO）端口的連接，還可以在功耗和性能之間進行權衡。

當前，物聯網的推進，對數據運算和處理能力提出了新要求。以往，為了提升手機的性能，手機的處理器已從單核變?yōu)殡p核、四核甚至八核，不過，手機的性能并不會與處理器的數據同倍提升。如何提升手機的性能，單從增加處理器的數量，并不是有效的解決辦法。此外，物聯網的推進，越來越多的產品實現聯網并產品數據，要將實些數據變成有價值的信息，就需要大數據運算能力。而傳統(tǒng)的基礎設備已無法更好地勝任這種大數據的處理能力。

嵌入式FPGA的出現，通過增加帶寬、降低延遲和降低功率，充分解決了這種硬件加速的困境。該技術是Speedster22i FPGA及Speedcore eFPGA產品的基礎。 Achronix的所有FPGA產品均由其ACE設計工具提供支持，該工具集成了對SynopsysSynplify Pro工具的支持。其商業(yè)模式是使用標準的IP產品商業(yè)模式，授權許可Speedcore技術；對使用Speedcore IP的器件按出貨量收取知識產權使用費；對ACE設計工具進行維護。

目前，嵌入式FPGA主要應用于物聯網中高端市場，實現網絡加速、云加速和無線加速。Robert指出，Microsoft的Bing搜索已使用嵌入式FPGA，使其數據運算能力提供了30多倍。今后還將進一步開拓該技術在物聯網的應用領域。

嵌入式FPGA在性能、功耗、價格上均優(yōu)越于FPGA，是否會替代獨立式FPGA，也成為關注的焦點話題。對此，Robert表示，不會替代獨立式FPGA， 嵌入式FPGA會覆蓋一部分獨立式FPGA的市場，更重要的是能夠不斷拓寬物聯網的應用市場。
? ? ?（責任編輯：fqj）