先經(jīng)過(guò)以上的處置，來(lái)評(píng)估事故車(chē)輛接下來(lái)的處置，主要是包括有沒(méi)有可能會(huì)起火，主要判斷火焰、煙類(lèi)似電弧之類(lèi)的。接下來(lái)判斷電池有沒(méi)有損壞，包括電池的電解液、液冷系統(tǒng)里面的冷卻液或者其他液體；再看里面整體的線(xiàn)束還有其他關(guān)鍵的核心單元，這個(gè)事情其實(shí)真的不是插個(gè)CAN口那么簡(jiǎn)單的。
2018-06-15 08:47:46
5228 
開(kāi)關(guān)電源一般由脈沖寬度調(diào)制PWM控制IC和MOSFET構(gòu)成，控制開(kāi)關(guān)管時(shí)間比率維持穩(wěn)定的輸出電壓。由于鐵圈匝數(shù)以及鐵芯體積的減少，開(kāi)關(guān)電源的損耗很低，效率普遍較高，一般都能達(dá)到90%的電源效率。再加上其體積小，輸出穩(wěn)定，在很多方面都優(yōu)勢(shì)明顯。 ? ? ? 但換個(gè)角度看，其缺點(diǎn)也很明顯。電路復(fù)雜、電源噪聲大、瞬態(tài)響應(yīng)不足、輸出紋波復(fù)雜、易產(chǎn)生電磁干擾等等問(wèn)題也是擺在面前的，對(duì)于一些低噪聲電路，開(kāi)關(guān)電源往往無(wú)能為力。這些缺點(diǎn)產(chǎn)生
2022-06-06 10:11:083371 楷登電子今日正式推出Cadence? Tensilica? Vision Q6 DSP。該DSP基于速度更快的新處理器架構(gòu)，面向嵌入式視覺(jué)和AI技術(shù)量身打造。第五代Vision Q6 DSP的視覺(jué)和AI性能較上一代Vision P6 DSP提高達(dá)1.5倍，峰值性能下的功耗效率提高1.25倍。
2018-04-12 12:35:3916836 技術(shù)實(shí)現(xiàn)多IP核集成可以顯著減少芯片的研發(fā)成本；與方法二相比，改進(jìn)方法不僅能夠有效整合芯片內(nèi)部資源，還可以降低系統(tǒng)功耗，提高芯片的整體性能。
2020-09-08 17:58:004232 
DSP芯片的BootLoader程序用于實(shí)現(xiàn)用戶(hù)程序上電自舉,它有多種工作方式。上電自舉就是將用戶(hù)存放在片外的非易失性、慢速的存儲(chǔ)器中的程序裝載到片內(nèi)易失的、高速的存儲(chǔ)空間中,以保證用戶(hù)程序在DSP核內(nèi)的高速運(yùn)行。
2020-12-11 10:16:001967 
以運(yùn)行在不同的模式，比如A72可以運(yùn)行的SMP模式，雙核R5F可以運(yùn)行在Lockstep或Split Mode上，因此，核間通信方案要充分利用硬件提供的機(jī)制，實(shí)現(xiàn)高效的核間通信，從而充分發(fā)揮Soc的整體性能
2022-11-03 07:26:19
語(yǔ)言編寫(xiě)的浮點(diǎn)矩陣相乘處理單元[1]，其關(guān)鍵技術(shù)是乘累加單元的設(shè)計(jì)，這樣設(shè)計(jì)的硬件，其性能依賴(lài)于設(shè)計(jì)者的編程水平。此外，F(xiàn)PGA廠商也推出了一定規(guī)模的浮點(diǎn)矩陣運(yùn)算IP核[2]，雖然此IP核應(yīng)用了本廠家的器件，并經(jīng)過(guò)專(zhuān)業(yè)調(diào)試和硬件實(shí)測(cè)，性能穩(wěn)定且優(yōu)于手寫(xiě)代碼，但仍可對(duì)其進(jìn)行改進(jìn)，以進(jìn)一步提高運(yùn)算速度。
2019-08-22 06:41:38
，不過(guò)現(xiàn)在其他也有了，見(jiàn)賢思齊。再一方面他有專(zhuān)用的硬件算法電路，用以完成DSP運(yùn)算，比如最基本的乘法累加。上過(guò) DSP的就知道，蝶形算法FFT什么的，拆成最基本單元就是乘法累加，把這部分加速了，整體性能就有非常大的提高。
2020-10-22 11:28:52
為設(shè)計(jì)提供可編程邏輯解決方案所固有的靈活性特點(diǎn),以及定制門(mén)陣列(如ASIC)解決方案所具有的高性能及集成度?！ ≡鰪?qiáng)DSP處理能力的傳統(tǒng)方法是采用多個(gè)處理器。選擇此類(lèi)方案的缺點(diǎn)是成本昂貴,需要眾多附加
2011-02-17 11:21:37
我正在查看MPLAB-X版本3.30的一些帖子，我看到有一些問(wèn)題。一般來(lái)說(shuō)，它的整體性能如何？幾個(gè)星期后我就開(kāi)始設(shè)計(jì)PIC32MZ20248EFG了，我認(rèn)為3.30和3.26是支持處理器的唯一版本。使用3.30版本的人能提供一些關(guān)于這個(gè)工具的反饋嗎？
2019-08-19 12:14:07
核心板的整體性能。SRAM采用快速靜態(tài)隨機(jī)存儲(chǔ)器SRAM（256K x 16bit），硬件如下圖：電源接口和撥碼開(kāi)關(guān)采用5V@2A直流電源供電，J1為電源接口，SW1為電源擺動(dòng)開(kāi)關(guān)...
2021-10-28 06:02:38
最先進(jìn)的高性能邏輯架構(gòu)之外，Virtex-5 FPGA包含許多硬IP系統(tǒng)級(jí)塊，包括功能強(qiáng)大的36 Kb塊RAM / FIFO，第二代25 x 18 DSP片，具有內(nèi)置數(shù)字控制阻抗的SelectIO
2021-04-26 15:41:14
dm816x 系列，對(duì)其中C674x dsp核開(kāi)發(fā)算法，有沒(méi)有可用的csl片上支持庫(kù)文件，還有該系列的DSP/BIOS什么地方下載
以前的單dsp核都有csl.h系列文件，方便配置內(nèi)部寄存器，C816x 系列沒(méi)有找到。請(qǐng)問(wèn)有提供嗎？還有DSP/BIOS，是不是下載支持C674x核的就可以用？
2018-06-21 18:58:47
核心板的測(cè)試平臺(tái)，用于快速評(píng)估som-tl5728核心板的整體性能。tl5728-easyevm底板采用沉金無(wú)鉛工藝的4層板設(shè)計(jì)，不僅為客戶(hù)提供豐富的am5728入門(mén)教程，還協(xié)助客戶(hù)進(jìn)行底板的開(kāi)發(fā)
2023-10-09 08:37:28
申請(qǐng)理由：（1）我公司變頻器核心控制系統(tǒng)基于DSP+FPGA平臺(tái)，重點(diǎn)實(shí)現(xiàn)算法控制，上位界面、對(duì)外通信等功能較弱，如果融入ARM平臺(tái)，將會(huì)大大提高整體性能；（2）受市場(chǎng)影響，我公司目前面臨產(chǎn)品多元化
2015-07-27 09:32:01
載能力實(shí)驗(yàn)。詳情請(qǐng)參看附件。整體而言，表現(xiàn)優(yōu)異，特別是電源紋波。特別適用于小型化低功耗的嵌入式需要，但是使能的響應(yīng)問(wèn)題請(qǐng)其他同學(xué)和廠家確認(rèn)。
2019-03-25 20:27:15
、數(shù)據(jù)量大、距離遠(yuǎn)、通訊協(xié)議不統(tǒng)一等問(wèn)題。支持多種通訊規(guī)約，實(shí)現(xiàn)各種自動(dòng)化裝置、智能儀表、變電站智能輔助設(shè)備和計(jì)算機(jī)之間信息傳遞。提供一個(gè)信息轉(zhuǎn)換率高、速度快、可靠性高的平臺(tái)，大大提高了系統(tǒng)整體性能。
2015-07-07 17:28:04
TMS320C6657管腳Pin to Pin兼容，它為用戶(hù)提供了SOM-TL665x核心板的測(cè)試平臺(tái)，用于快速評(píng)估SOM-TL665x核心板的整體性能。了解更多>>
2016-11-28 19:37:33
工藝的 4 層板設(shè)計(jì)，它為用戶(hù)提供了 SOM-TL6678 核心板的測(cè)試平臺(tái)，用于快速評(píng)估 SOM-TL6678 核心板的整體性能。了解更多>>
2018-10-15 10:57:23
研究都多有其應(yīng)用。一個(gè)用于視頻壓縮的SoC 系統(tǒng)中有三個(gè)核，為了處理器間的同步和數(shù)據(jù)交換而不給AMBA系統(tǒng)總線(xiàn)增加負(fù)擔(dān)，用三個(gè)2 kB 的雙端口SRAM 將三個(gè)核兩兩相連，從而提高系統(tǒng)的整體性能。宇芯
2020-07-06 16:26:25
引信的核心部件，是方位識(shí)別功能和目標(biāo)檢測(cè)功能的主要實(shí)現(xiàn)單元。其結(jié)構(gòu)和性能對(duì)引信的整體性能有著至關(guān)重要的影響。隨著FPGA、DSP技術(shù)的發(fā)展，數(shù)字信號(hào)處理技術(shù)在引信中的應(yīng)用大幅增強(qiáng)了引信信號(hào)的處理能力
2020-04-20 07:24:20
平臺(tái)。該平臺(tái)支持同一時(shí)間內(nèi)32 個(gè)時(shí)鐘運(yùn)行，也就是說(shuō)每個(gè)片上網(wǎng)絡(luò)的內(nèi)核可以在一個(gè)獨(dú)立的時(shí)鐘下運(yùn)行， 從而使每個(gè)路由器和IP 核都運(yùn)行在最佳頻率上。因此適用于設(shè)計(jì)多時(shí)鐘片上網(wǎng)絡(luò)，實(shí)現(xiàn)高性能分組交換片上網(wǎng)絡(luò)。
2019-08-21 06:47:43
中比較重要的一個(gè)參數(shù)，其精度對(duì)系統(tǒng)的整體性能有重大影響。我們自主研發(fā)的新型激光多普勒測(cè)速儀可以為純慣性導(dǎo)航系統(tǒng)提供高精度的速度值，修正純慣性導(dǎo)航的累積誤差，從而提高傳統(tǒng)慣性導(dǎo)航系統(tǒng)的穩(wěn)定性和準(zhǔn)確性
2022-08-15 14:54:31
一種方案是采用更高主頻和更多片內(nèi)資源的單核 MCU/DSP，分時(shí)地完成數(shù)據(jù)處理和輔助通信或顯示功能，這種方案顯著增加了系統(tǒng)成本和功耗，最致命的是，當(dāng)客戶(hù)的產(chǎn)品需要增加新的功能的時(shí)候，工程師需要重新計(jì)算
2019-07-04 07:49:02
無(wú)論您的系統(tǒng)是用于無(wú)線(xiàn)通信、雷達(dá)，還是 EMI/EMC 測(cè)試，系統(tǒng)的性能水平都是由其中的天線(xiàn)決定的。系統(tǒng)天線(xiàn)的性能決定了系統(tǒng)的整體質(zhì)量，最終可能會(huì)影響整個(gè)程序或應(yīng)用軟件的效率。本文介紹了 5 個(gè)旨在幫助您提高天線(xiàn)性能的關(guān)鍵要點(diǎn)。
2021-02-24 07:24:14
了SOM-TL6748核心板的測(cè)試平臺(tái)，用于快速評(píng)估SOM-TL6748的整體性能。了解更多>>市場(chǎng)價(jià)：￥1450免費(fèi)提供：50個(gè)免費(fèi)申請(qǐng)
2015-10-21 12:11:04
適用于并行處理的現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)器件的快速發(fā)展，采用大規(guī)模FPGA為核心處理器的圖像聲納，在提高了整體性能的同時(shí)，其系統(tǒng)結(jié)構(gòu)也更加簡(jiǎn)單。
2019-10-09 06:04:36
做氧化鋅納米棒涂在PET上用來(lái)做TFT，想知道怎么引出電極測(cè)它的半導(dǎo)體性能.
2019-06-11 17:48:30
SOM-TL6678核心板的測(cè)試平臺(tái)，用于快速評(píng)估SOM-TL6678核心板的整體性能。SOM-TL6678引出CPU全部資源信號(hào)引腳，二次開(kāi)發(fā)極其容易，客戶(hù)只需要專(zhuān)注上層運(yùn)用，降低了開(kāi)發(fā)難度和時(shí)間成本，讓產(chǎn)品快速
2018-03-21 12:10:33
以及電源模塊如何為各種子系統(tǒng)生成所需的電源軌。 圖1：使用電源模塊的DAQ電源架構(gòu)使用電源模塊有助于提高整體性能、效率和可靠性。電源模塊還具有以下優(yōu)勢(shì)：同一封裝中的輸出電流通過(guò)優(yōu)化的成本提供設(shè)計(jì)靈活性
2022-11-10 08:06:14
較少·處理頂點(diǎn)的成本較高。
處理的頂點(diǎn)數(shù)量越少，整體性能就越好。
擁有更少的三角形意味著游戲可以在更多的設(shè)備上發(fā)布，而不僅僅是擁有最強(qiáng)大的GPU的設(shè)備。
2023-08-29 07:13:17
請(qǐng)問(wèn)A/D轉(zhuǎn)換器MAX1324最常見(jiàn)的誤差源有哪些?怎么大幅度
提高系統(tǒng)
整體性能，有哪些誤差補(bǔ)償?shù)姆椒ǎ?/div>
2021-04-08 06:39:26
DM648比DM642整體性能提升有多少50%以上有嗎？
2019-02-20 09:56:16
如何利用ADIsimRF對(duì)零中頻分立式發(fā)射機(jī)進(jìn)行電平規(guī)劃？如何了解各個(gè)器件對(duì)整體性能的貢獻(xiàn)？器件噪聲和失真對(duì)整個(gè)信號(hào)鏈有什么影響？
2021-04-13 06:45:07
CPU，以RS—485，CAN和LonWorks作為數(shù)據(jù)通信網(wǎng)絡(luò)，大多采用單板或自定義的小總線(xiàn)，有較強(qiáng)的針對(duì)性，系統(tǒng)結(jié)構(gòu)緊湊，整體性能和可靠性較高，但存在著通用性、可擴(kuò)充性以及系統(tǒng)升級(jí)等方面的不足。后者
2019-08-09 06:15:02
架構(gòu)的高性能高速信號(hào)處理平臺(tái)，該平臺(tái)采用兩片TI的KeyStone系列多核浮點(diǎn)/定點(diǎn)運(yùn)算DSP TMS320C6678作為主處理單元，采用兩片Xilinx的Kintex 7系列FPGA
2016-03-02 13:52:47
架構(gòu)的高性能高速信號(hào)處理平臺(tái)，該平臺(tái)采用兩片TI的KeyStone系列多核浮點(diǎn)/定點(diǎn)運(yùn)算DSP TMS320C6678作為主處理單元，采用兩片Xilinx的Kintex 7系列FPGA
2016-03-09 10:12:15
架構(gòu)的高性能高速信號(hào)處理平臺(tái)，該平臺(tái)采用兩片TI的KeyStone系列多核浮點(diǎn)/定點(diǎn)運(yùn)算DSP TMS320C6678作為主處理單元，采用兩片Xilinx的Kintex 7系列FPGA
2016-03-16 11:00:00
架構(gòu)的高性能高速信號(hào)處理平臺(tái)，該平臺(tái)采用兩片TI的KeyStone系列多核浮點(diǎn)/定點(diǎn)運(yùn)算DSP TMS320C6678作為主處理單元，采用兩片Xilinx的Kintex 7系列FPGA
2016-03-30 11:12:53
架構(gòu)的高性能高速信號(hào)處理平臺(tái)，該平臺(tái)采用兩片TI的KeyStone系列多核浮點(diǎn)/定點(diǎn)運(yùn)算DSP TMS320C6678作為主處理單元，采用兩片Xilinx的Kintex 7系列FPGA
2016-04-07 10:40:35
架構(gòu)的高性能高速信號(hào)處理平臺(tái)，該平臺(tái)采用兩片TI的KeyStone系列多核浮點(diǎn)/定點(diǎn)運(yùn)算DSP TMS320C6678作為主處理單元，采用兩片Xilinx的Kintex 7系列FPGA
2016-04-14 11:09:20
架構(gòu)的高性能高速信號(hào)處理平臺(tái)，該平臺(tái)采用兩片TI的KeyStone系列多核浮點(diǎn)/定點(diǎn)運(yùn)算DSP TMS320C6678作為主處理單元，采用兩片Xilinx的Kintex 7系列FPGA
2016-04-25 11:21:12
架構(gòu)的高性能高速信號(hào)處理平臺(tái)，該平臺(tái)采用兩片TI的KeyStone系列多核浮點(diǎn)/定點(diǎn)運(yùn)算DSP TMS320C6678作為主處理單元，采用兩片Xilinx的Kintex 7系列FPGA XC7K325T
2016-03-23 11:03:18
基于DSP的多傳感器陣列數(shù)據(jù)采集與處理試驗(yàn)平臺(tái)
2009-05-08 17:10:52
17 本文根據(jù)嵌入式高速DSP系統(tǒng)的工作特點(diǎn)，分析了基于該類(lèi)系統(tǒng)中軟件設(shè)計(jì)的特殊考慮以及對(duì)系統(tǒng)效率的影響，從工程實(shí)際的角度提出了提高系統(tǒng)整體性能所要考慮的幾個(gè)重要方面的
2009-05-09 13:15:1017 基本的移動(dòng)IPv6 協(xié)議所定義的切換性能很差，其中延時(shí)過(guò)長(zhǎng)的問(wèn)題嚴(yán)重的影響了主機(jī)網(wǎng)絡(luò)的整體性能，因而不能滿(mǎn)足實(shí)時(shí)業(yè)務(wù)的要求。本文針對(duì)這個(gè)問(wèn)題，首先分析了目前的一些解決
2009-08-12 09:08:5813 BIOS設(shè)置對(duì)系統(tǒng)性能的影響非常大，優(yōu)化的BIOS設(shè)置，可大大提高PC整體性能，不恰當(dāng)?shù)脑O(shè)置會(huì)導(dǎo)致系統(tǒng)性能下降，運(yùn)行不穩(wěn)定，甚至出現(xiàn)死機(jī)等現(xiàn)象。下面就BIOS中影響系統(tǒng)性能選
2009-10-10 14:27:2543 賽靈思宣布開(kāi)始向市場(chǎng)交付針對(duì)高性能數(shù)字信號(hào)處理（DSP）而優(yōu)化的65 nm Virtex-5 SXT現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA）器件的首批產(chǎn)品。SXT平臺(tái)創(chuàng)造了DSP性能的行業(yè)新紀(jì)錄--550MHz下性能達(dá)352 GMAC
2009-11-28 14:08:0223 以 FPGA 技術(shù)為基礎(chǔ)，以Verilog HDL 為載體，設(shè)計(jì)了遵守Wishbone 片上總線(xiàn)規(guī)范的IP 核接口，實(shí)現(xiàn)了片上系統(tǒng)的IP 核互聯(lián)。
2010-01-13 15:09:1413 開(kāi)發(fā)下一代DSP硬件平臺(tái)的挑戰(zhàn)包括數(shù)字信號(hào)處理(DSP)在內(nèi)的下一代產(chǎn)品，需要提高性能和靈活性，同時(shí)縮短開(kāi)發(fā)周期，降低成本與功耗。FPGA的靈活性能實(shí)現(xiàn)高度并行性，即便最嚴(yán)
2010-07-01 13:24:5715 摘要：介紹了利用雙核DSP芯片TMS320VC5421的片內(nèi)Bootloader程序?qū)崿F(xiàn)并行引導(dǎo)的設(shè)計(jì)方案，給出了其軟件及硬件的具體實(shí)現(xiàn)方法。１ 引言
2006-03-11 17:39:422946 
CCK調(diào)制
CCK是一種已編碼調(diào)制技術(shù)，它把擴(kuò)頻、信道編碼和調(diào)制作為一個(gè)整體進(jìn)行設(shè)計(jì)，從而提高系統(tǒng)的整體性能。CCK碼由256個(gè)8碼片的碼字
2009-03-01 17:40:1922415 
高性能電源保護(hù)電路
摘要：對(duì)電源產(chǎn)品來(lái)講，保護(hù)電路是不可缺少的。電源配有一個(gè)高性能的保護(hù)電路對(duì)其整體性能的提高又是至關(guān)重要
2009-07-17 11:35:32950 
TI新推6核DSP，兼具極低功耗和高性能
以前我們依靠時(shí)鐘衡量DSP性能高低，然而這樣的對(duì)應(yīng)關(guān)系并非線(xiàn)性，而市場(chǎng)的需求卻在線(xiàn)性增長(zhǎng)，那如何實(shí)現(xiàn)性能的提升？
2009-11-06 09:35:25911 BIST在SoC片上嵌入式微處理器核上的應(yīng)用
引 言
隨著科技的不斷發(fā)展，集成電路的制造工藝和設(shè)計(jì)水平得到了飛速提高，設(shè)計(jì)者能夠?qū)⒎浅?fù)雜的功能集成到
2009-11-07 11:18:031952 
用RapidIO提高DSP陣列的性能
“采用SERDES(串行/解串器)技術(shù)后只需少量引腳就能獲得很高的帶寬。由于硬件全部承擔(dān)了協(xié)議棧的處理，RapidIO減少了原來(lái)僅用于在系統(tǒng)中傳
2010-03-01 10:36:391787 
摘要：從應(yīng)用角度介紹了ADSP21160 DSP芯片的基本性能，并用ADSP21160實(shí)現(xiàn)了基本的陣列信號(hào)測(cè)向算法－MUSIC算法著重討論了如何利用ADSP 21160的結(jié)構(gòu)和開(kāi)發(fā)環(huán)境來(lái)提高程序的執(zhí)行效率，滿(mǎn)足系統(tǒng)設(shè)計(jì)的要求。 關(guān)鍵詞：SHARC DSP；陣列信號(hào)處理；MUSIC；測(cè)向算法
2011-02-28 23:59:1533 摘要：在DSP芯片中采用DMA技術(shù)．可將DSP從數(shù)據(jù)傳輸任務(wù)中解放出來(lái)．專(zhuān)門(mén)從事復(fù)雜的信號(hào)處理任務(wù)，提高系統(tǒng)整體性能。文中介紹一種商性能32位雙通道可編程DMA控制器的設(shè)計(jì)，重點(diǎn)討論了該DMA的主要功能、設(shè)計(jì)構(gòu)思、控制單元及主要部分的電路實(shí)現(xiàn)。通過(guò)對(duì)具體電
2011-03-01 01:03:2951 控制的實(shí)現(xiàn)在調(diào)節(jié)閥， 調(diào)節(jié)閥 的控制在閥門(mén)定位器。閥門(mén)定位器的選擇，將直接影響調(diào)節(jié)閥和控制系統(tǒng)的整體性能和品質(zhì)。選擇智能閥門(mén)定位器，提高調(diào)節(jié)閥整體性能，實(shí)現(xiàn)控制性能
2011-07-01 15:27:1251 Tensilica1月9日宣布，推出用于(SoC)片上系統(tǒng)設(shè)計(jì)的HiFi 3音頻DSP(數(shù)字信號(hào)處理器)IP核。Tensilica的第四代音頻DSP提供高性能和低功耗的音頻后處理和語(yǔ)音處理算法功能
2012-01-11 09:02:024376 。 16.2.1 存儲(chǔ)管理 由于在ARMv6體系結(jié)構(gòu)中引入新的存儲(chǔ)管理機(jī)制，處理器的整體性能得到提高。在新的體系結(jié)構(gòu)中，平均指令預(yù)取和數(shù)據(jù)等待時(shí)間大幅度減少，存取過(guò)程中Cache命中率顯著提高。由于存儲(chǔ)機(jī)制的改善，系統(tǒng)整體性能的提高達(dá)到30％。 另外，存儲(chǔ)系統(tǒng)的改善使系
2017-10-17 16:23:381 ，TI即推出其全新的6核DSP處理器，在實(shí)現(xiàn)高達(dá)4.2GHz的處理能力的同時(shí)，僅有0.15mW/MIPS的低功耗，完美契合了高性能、嚴(yán)格功率預(yù)算的應(yīng)用所需。 高性能，低功耗 TMS320C6472內(nèi)部
2017-10-25 14:45:221 雙核雙性能 多核不一定會(huì)使你的手機(jī)或電腦速度更快，但它將提高你的PC的整體性能，這是一個(gè)有所不同的細(xì)微的技術(shù)特色。多核處理器的性能提升并不是簡(jiǎn)單CPU核心的倍數(shù)，因?yàn)槭艿絻桑ǘ啵﹤€(gè)核之間共享資源的拖累。比如雙核性能只是單核的1.4～1.8倍，實(shí)際情況取決于具體的應(yīng)用。
2018-04-04 13:11:008397 針對(duì)智能變電站二次設(shè)備故障機(jī)理復(fù)雜、通過(guò)單一指標(biāo)難以有效評(píng)估設(shè)備潛在隱患的問(wèn)題，根據(jù)裝置內(nèi)部可觀測(cè)參數(shù)，提出一種基于變權(quán)理論與梯形云模型的二次設(shè)備整體性能模糊綜合評(píng)判方法。全面建立包含繼電保護(hù)
2018-03-02 10:58:430 Cortex-M3系列一個(gè)突出的特點(diǎn)就是功耗低。本文以TI公司的LM3S5749作為例子，通過(guò)試驗(yàn)說(shuō)明ARM的V7M版本在低功耗方面的獨(dú)特優(yōu)勢(shì)，并對(duì)LM3S5749的實(shí)際功耗情況進(jìn)行測(cè)試，分析不同的節(jié)電方式對(duì)系統(tǒng)整體性能的影響。
2018-05-09 10:52:4213 高性能 DSP 上的串行 RapidIO 接口
2018-06-12 03:44:004833 C2000整體介紹
2018-08-20 02:05:005077 通過(guò)在可編程邏輯器件中嵌入低成本、高性能的處理器，芯片開(kāi)發(fā)商不但能提高系統(tǒng)的整體性能，而且能夠從可編程邏輯器件原本就具備的開(kāi)發(fā)時(shí)間短、上市快的特點(diǎn)受益。利用本文談到的Floorplanner工具可以對(duì)嵌入式處理器、相關(guān)的IP和定制邏輯進(jìn)行布局控制和分組，簡(jiǎn)化復(fù)雜系統(tǒng)級(jí)芯片的開(kāi)發(fā)，提高系統(tǒng)整體性能。
2019-05-13 08:06:003036 針對(duì)于電池企業(yè)的面臨的現(xiàn)實(shí)痛點(diǎn)，定位于全球化的智能裝備制造及技術(shù)服務(wù)型企業(yè)的贏合科技，順勢(shì)而變進(jìn)行了快速應(yīng)變，通過(guò)一系列積極的技術(shù)升級(jí)來(lái)探索提供套整體性的解決思路和方案，并得到了多家客戶(hù)的應(yīng)用和認(rèn)可。
2018-10-10 14:25:133408 高通在香港正式發(fā)布了驍龍675處理器，其定位接近驍龍670和驍龍710。驍龍675基于三星11nm LPP工藝打造，CPU采用了全新的Kryo 460架構(gòu)。高通稱(chēng)，驍龍675在游戲、拍照和AI體驗(yàn)方面有所提升，特別是AI應(yīng)用的整體性能可提高50%。
2018-10-25 09:36:158652 用了電容式觸摸屏。觸摸屏的實(shí)現(xiàn)對(duì)屏功能的擴(kuò)展十分有利，應(yīng)用范圍因此大大擴(kuò)展。更大的屏幕尺寸對(duì)觸摸屏開(kāi)辟了更廣闊的市場(chǎng)空間，同時(shí)也提出了更高的要求。如何保證觸摸屏系統(tǒng)的穩(wěn)定性，如何提高系統(tǒng)的整體性能，如何增強(qiáng)用戶(hù)體驗(yàn)，
2018-11-08 11:05:2014 號(hào)稱(chēng)“新一代神U”的驍龍710移動(dòng)平臺(tái)采用10nm低功耗制程工藝，內(nèi)置Kryo 360 CPU + Adreno 616 GPU組合，搭載多核人工智能引擎AI Engine，與前代相比整體性能可實(shí)現(xiàn)20%的提升，在AI應(yīng)用中可實(shí)現(xiàn)高達(dá)2倍的整體性能提升。
2019-03-25 15:54:365132 在選購(gòu)筆記本時(shí)，很多童鞋只關(guān)心處理器和獨(dú)立顯卡的規(guī)格，總會(huì)忽視硬盤(pán)對(duì)整體性能的影響。
2019-05-21 09:11:3610318 材料的技術(shù)創(chuàng)新、性能提升，對(duì)于動(dòng)力電池整體性能及成本管控起到關(guān)鍵作用。
2019-06-24 17:31:084190 6月25日，聯(lián)發(fā)科發(fā)布了新一代手機(jī)芯片平臺(tái)Helio P65, 采用12nm制程，集成兩顆Arm Cortex-A75 CPU和六顆Cortex-A55 CPU，搭配Arm G52 GPU, 相比上代八核架構(gòu)的競(jìng)品，整體性能提升了25% 。
2019-08-07 15:49:304429 因此，應(yīng)根據(jù)實(shí)際的需要與可能，在確保主要指標(biāo)實(shí)現(xiàn)的基礎(chǔ)上，放寬對(duì)次要指標(biāo)的要求，以求得高的性能價(jià)格比。在設(shè)計(jì)、制造傳感器時(shí)，合理選擇其結(jié)構(gòu)、材料和參數(shù)是保證具有良好性能價(jià)格比的前提。
2019-11-13 15:56:381647 今日，MIUI官微公布了昨天第一次在小米社區(qū)舉行的 MIUI負(fù)責(zé)人在線(xiàn)總結(jié)。有用戶(hù)提議，希望MIUI應(yīng)用商店提供64位App下載，對(duì)性能提高影響很大，希望小米能跟上。
2020-03-06 11:47:092945 據(jù)外媒報(bào)道，韓國(guó)科學(xué)技術(shù)研究院能源材料中心的Hyoungchul Kim博士研究團(tuán)隊(duì)成功研發(fā)了一款基于硫化物的超離子導(dǎo)體，可作為一種高性能固態(tài)電解質(zhì)，用于全固態(tài)電池。
2020-05-20 09:05:171601 通常在談到關(guān)于DSP解碼與系統(tǒng)整體性能表現(xiàn)時(shí)，我們主要利用了傳統(tǒng)的SNR、瞬時(shí)誤差和相位誤差等方法進(jìn)行判斷。本文以心理-聲學(xué)壓縮設(shè)計(jì)的方法來(lái)考察DSP解碼的性能與表現(xiàn)，介紹了基于心理-聲學(xué)的音頻壓縮解碼概念，并給出了基于心理-聲學(xué)的DSP性能分析。
2020-09-18 10:16:004121 用于便攜式IP核的WISHBONE1片上系統(tǒng)（SoC）互連結(jié)構(gòu)是一種靈活的設(shè)計(jì)方法，可用于半導(dǎo)體IP核。其目的是通過(guò)緩解片上系統(tǒng)集成問(wèn)題來(lái)促進(jìn)設(shè)計(jì)重用。這是通過(guò)在IP核之間創(chuàng)建一個(gè)公共接口來(lái)實(shí)現(xiàn)的。這提高了系統(tǒng)的可移植性和可靠性，并縮短了最終用戶(hù)的上市時(shí)間。
2021-01-19 15:23:5921 CS4953xx DSP系列是CS495xx DSP系列的增強(qiáng)版本，具有更高的整體性能和更低的系統(tǒng)成本。CS4953xx在片上ROM中包含所有主流音頻處理代碼。這樣可以節(jié)省用于存儲(chǔ)代碼的外部存儲(chǔ)器
2021-03-18 17:04:496472 
為了最大限度地提高利用率，應(yīng)用程序的結(jié)構(gòu)應(yīng)該盡可能多地暴露并行性，并有效地將這種并行性映射到系統(tǒng)的各個(gè)組件，以使它們大部分時(shí)間都處于忙碌狀態(tài)。
2022-04-21 16:23:402280 紋波可能會(huì)對(duì)電路產(chǎn)生各種危害，而且對(duì)電路極其致命。首先紋波一旦產(chǎn)生就容易引起諧波，對(duì)電路本身造成危害的同時(shí)降低電源效率。較高的紋波則會(huì)造成浪涌，直接破壞電路。即便不直接破壞掉電路，也會(huì)大大干擾數(shù)字電路的邏輯關(guān)系影響運(yùn)行。
2022-06-06 10:26:072908 （Inter-processor Communication）機(jī)制。核間通信的主要目標(biāo)是，充分利用硬件提供的機(jī)制，實(shí)現(xiàn)高效的核間通信，從而充分發(fā)揮Soc的整體性能。
2023-03-16 09:19:081899 
電機(jī)性能測(cè)試系統(tǒng)是對(duì)電機(jī)整體性能和質(zhì)量進(jìn)行測(cè)量和評(píng)定的設(shè)備
2023-06-05 11:43:412639 
企業(yè)級(jí)存儲(chǔ)作為現(xiàn)代企業(yè)的“剛需”，要求高性能、高可靠性、高擴(kuò)展性、高性?xún)r(jià)比，選購(gòu)硬盤(pán)可就不能這么簡(jiǎn)單粗暴，得考慮方方面面的參數(shù)。
2024-01-15 09:47:592456 核DSP ： 擁有兩個(gè)獨(dú)立的處理器核心，能夠并行處理多個(gè)任務(wù)。 主頻通常較高，能夠提供更高的計(jì)算性能，適合處理復(fù)雜且計(jì)算量大的數(shù)字信號(hào)。 能夠在同一時(shí)間內(nèi)執(zhí)行多個(gè)指令，提高處理速度和效率。 單核DSP ： 只有一個(gè)處理器核心，按順序執(zhí)行指令。 處理能力相對(duì)有限，適用
2024-09-24 16:14:582693 提高網(wǎng)絡(luò)性能的阻抗優(yōu)化技巧涉及多個(gè)層面，包括電路板設(shè)計(jì)、網(wǎng)絡(luò)架構(gòu)設(shè)計(jì)、以及具體設(shè)備配置等。以下是一些關(guān)鍵的阻抗優(yōu)化技巧，旨在提升網(wǎng)絡(luò)的整體性能： 一、電路板設(shè)計(jì)層面的阻抗優(yōu)化 合理設(shè)計(jì)布線(xiàn) ： 在
2024-12-10 10:09:501382 Super Harvard架構(gòu)（SHA）。ADSP-SC592雙核DSP優(yōu)化用于高性能音頻/浮點(diǎn)應(yīng)用，具有大容量片上靜態(tài)隨機(jī)存取存儲(chǔ)器 (SRAM)。主要特性包括一個(gè)強(qiáng)大的DMA系統(tǒng)（具有8個(gè)MEMDMA)、片上內(nèi)存保護(hù)和集成安全特性。
2025-06-07 11:37:00911 
? ?優(yōu)化高多層PCB線(xiàn)路板的層疊結(jié)構(gòu)是提升其整體性能的關(guān)鍵步驟，以下從信號(hào)完整性、電源完整性、電磁兼容性、散熱性能四大核心目標(biāo)出發(fā)，結(jié)合具體優(yōu)化策略和案例進(jìn)行說(shuō)明： 一、信號(hào)完整性?xún)?yōu)化 信號(hào)層
2025-07-10 14:56:42412 
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論