AccelChip 公司（最近已被賽靈思公司收購）最近所做的一次調(diào)查顯示，53% 的回答者認(rèn)為浮點定點轉(zhuǎn)換是在 FPGA 上實現(xiàn)算法時最困難的地方（圖 1）。

雖然 MATLAB 是一種強(qiáng)大的運(yùn)算開發(fā)工具，但其許多優(yōu)點卻在浮點定點轉(zhuǎn)換過程中被降低了。例如，由于定點算術(shù)中精度較低，新的數(shù)學(xué)誤差被引入算法。您必須重寫代碼，使用能夠反映實際硬件宏架構(gòu)的低級模型來替換高級函數(shù)和運(yùn)算符。而仿真運(yùn)行時間將可能長達(dá) 50 倍之久?；谶@些原因，MATLAB，這一算法開發(fā)的優(yōu)勢選擇，卻經(jīng)常遭到遺棄，轉(zhuǎn)而使用 C/C++ 進(jìn)行定點建模。
　　
生成定點模型
　　
如果未將高級函數(shù)和運(yùn)算符替換為硬件精確的宏架構(gòu)，浮點 MATLAB 算法的定點表示將不會真正反映最終硬件的響應(yīng)（圖 2）。

圖 3 對此進(jìn)行了突出顯示，該圖使用一組量化為 8 位有符號二進(jìn)制補(bǔ)碼的隨機(jī)輸入矢量，對 MATLAB 除法運(yùn)算符與工具硬件 CORDIC 除法算法的定點響應(yīng)進(jìn)行了比較。

　　
根據(jù)數(shù)據(jù)數(shù)值，計算輸出之間將存在巨大分歧。
　　
在定點生成過程中，AccelDSP? Synthesis 綜合工具的 IP Explorer? 技術(shù)將自動使用硬件精確的表達(dá)式替換高級 MATLAB 函數(shù)和運(yùn)算符（圖 4）。此步驟是透明的，且不需要對 MATLAB 代碼進(jìn)行修改。您可以使用綜合指示來重新定義初始宏架構(gòu)和微架構(gòu)選擇。

　　

一旦這些運(yùn)算符替換為硬件精確的宏架構(gòu)，量化過程就將開始。
　　
圖形輔助式自動量化
　　
與定點 DSP 處理器不同, FPGA 結(jié)構(gòu)允許使用可變定點字長。通過解除對變量的固定 16 位或 24 位邊界限制，您可以執(zhí)行需要位數(shù)增長的算術(shù)計算而不會引起額外的數(shù)值誤差。
　　
這對于像雷達(dá)、導(dǎo)航和制導(dǎo)系統(tǒng)等要求較高數(shù)值精度的應(yīng)用來說是一個巨大的優(yōu)點。
　　
在大多數(shù)情況下，位增長率定律 (bit growth rules) 是簡單直接和易于理解的。例如，一次加法的結(jié)果增長一位，而一次乘法的結(jié)果則增長到等于輸入字長度的總長度（圖 5）。然而，要在實際設(shè)計中確定變量的這些屬性，將是一個高度反復(fù)的過程。允許未檢查的位數(shù)增長現(xiàn)象發(fā)生，在硬件中代價是昂貴的，通常也是不必要的。如果您技術(shù)功底深厚，您可以采用各種技巧來盡可能地減小字長而同時保持?jǐn)?shù)值精度。

? ?? ?

確定變量的初始量化值和隨后對該值的細(xì)化改進(jìn)的過程，非常適合自動化。AccelDSP Synthesis 綜合工具包括自動化浮點定點轉(zhuǎn)換，該功能將在仿真過程中對浮點 MATLAB 模型進(jìn)行分析，以確定輸入數(shù)據(jù)和常量的動態(tài)范圍要求。這些值提供了自動量化過程的起點，然后該過程將利用從 6,000 多個設(shè)計中獲得的大量內(nèi)置經(jīng)驗，確定下游變量的最佳字長。
　　
通過自動量化而獲得的初始定點模型提供了一個良好的起點，但一般需要對該模型進(jìn)行細(xì)化改進(jìn)。
　　
MATLAB 提供了一種開發(fā)算法數(shù)學(xué)模型的高效環(huán)境，這種算法通常只需使用一組較少的仿真矢量就可完成。
　　
該過程高度反復(fù)，且緊密耦合至數(shù)據(jù)作用 (data effect) 的分析。為了最大程度地縮短這一反復(fù)循環(huán)時間，AccelDSP Synthesis 綜合工具提供了一種加速定點仿真流程。
　　
分析定點數(shù)據(jù)作用
　　
MATLAB 提供了一種開發(fā)算法數(shù)學(xué)模型的高效環(huán)境，這種算法通常只需使用一組較少的仿真矢量就可完成。但是，當(dāng)把該算法應(yīng)用到定點硬件時，您將需要增加數(shù)據(jù)集，以精確地確定真實世界的環(huán)境響應(yīng)。MATLAB 是一種解釋型仿真器，可能無法為這些較大的、CPU 強(qiáng)度較高的定點仿真提供必需的性能。因此，開發(fā)者常常轉(zhuǎn)向 C/C++。
　　
加速定點仿真
　　
AccelDSP Synthesis 綜合工具的 M2C-Accelerator 自動生成一個硬件精確的定點 C++ 模型和測試基準(zhǔn)，以加快定點仿真。
　　
消除手動記錄步驟節(jié)省了開發(fā)時間，大程度地減小了誤差的引入。由于 C++ 是編譯式的，因此可提供高達(dá) 1000 倍的仿真性能優(yōu)勢（圖 6）。這種性能水平通常是那些要求理解定點數(shù)據(jù)作用的大型矢量集所必需的。

　　

如果您想繼續(xù)使用 MATLAB 可視化環(huán)境，包括其繪圖功能，M2C-Accelerator 還可生成一個可用于原 MATLAB 測試基準(zhǔn)腳本文件仿真的定點 C/C++ dll。 當(dāng)您已經(jīng)獲得初始定點結(jié)果時，分析和細(xì)化改進(jìn)的過程就可以開始了。AccelDSP Synthesis 綜合工具提供了一組圖形工具，包括表格化報告、變量探查和繪圖等，以便在這一過程中提供輔助。
　　
觀測定點位增長
　　
一個設(shè)計必須從整體上考慮，以有效地將浮點算法轉(zhuǎn)換為定點模型。
　　
如果從早期開始就一直未對數(shù)據(jù)路徑進(jìn)行檢查，位增長可能會快速增長而產(chǎn)生過度的硬件，而過度約束位增長則可能造成無法接受的數(shù)值精度損失。獲得對位增長進(jìn)展情況較好觀測性的一種通用技巧是向一個電子表格中輸入變量。AccelDSP Synthesis 綜合工具通過生成一個表格化、格式化的定點報告（圖 7）而提供了此類級別的觀測性。

　　

在優(yōu)化硬件之前，您必須獲得一個可以接受的定點響應(yīng)。如果一個輸出的信噪比 (SNR) 不在所需的技術(shù)規(guī)格之上，則必須對推斷的量化值進(jìn)行調(diào)整。這一過程通常由查找因變量上溢出和下溢出導(dǎo)致的重大誤差開始。
　　
上溢出和下溢出
　　
關(guān)于輸入數(shù)據(jù)動態(tài)范圍的不良假設(shè)可能會引起由于變量的最高有效位 (MSB) 上溢出和最低有效位 (LSB) 下溢出而導(dǎo)致較大的定點誤差的問題。您需要在觀測和糾正更細(xì)微的定點誤差之前先解決這些誤差。
　　
上溢出和下溢出報告，是 MATLAB

定點數(shù)據(jù)類型的固有屬性，但不是 C/C++ 所固有的，且常常在模型重寫過程中被省掉。但是，由 M2C-Accelerator 生成的 C++ 模型中包含了反映在仿真期間發(fā)生的所有上溢出和下溢出的量化例程。當(dāng)這些情況發(fā)生時，它們將被匯總在“驗證定點報告”中（圖 8）。

　　

一旦您解決了任何上溢出和下溢出問題，該定點模型的細(xì)化改進(jìn)將更加依賴于可視化。如果另外的定點數(shù)據(jù)誤差繼續(xù)存在，那么您必須分析常量的作用。否則，您可以通過減小變量位寬來繼續(xù)細(xì)化改進(jìn)硬件的過程。在兩種情況下，知道因某個特定變量的量化而引起的定點誤差，在細(xì)化改進(jìn)過程中都是一個有用的幫助。
　　
定點可視化
　　
根據(jù)一組給定的數(shù)據(jù)集確定一個算法的合適定點響應(yīng)，通常不是一種精確的科學(xué)行為。您常常不得不在數(shù)值精度方面做出一些折衷，以提高硬件效率。這一過程高度反復(fù)，且緊密耦合至繪圖中所示定點效應(yīng)的可視分析。但是，在一個輸出信號上觀測到不可接受的 SNR，并不總是表示那里錯誤地指定了一個量化值。對此，必須進(jìn)行進(jìn)一步的分析。
　　
為了幫助進(jìn)行這一過程，AccelDSP Synthesis 綜合工具的 AccelProbe 工具以圖形方式對一個給定仿真期間的任何變量的浮點和定點值進(jìn)行了比較（圖 9）。如果您使用的是 AccelProbe，您會迅速體會到特定變量的貢獻(xiàn)使最終結(jié)果的誤差累積的過程。您可以通過在 MATLAB 源碼中增加語句 “accel_probe(variable_name)”，來“探查”一個變量。

　　
“定點歷史”圖可以讓您感知一個變量在仿真期間可能遇到的頻繁程度。如果一個值很少出現(xiàn)，則需要用以在動態(tài)范圍內(nèi)的高端或低端存儲該值的附加硬件可能具有很小的值。
　　
結(jié)論
　　
當(dāng)創(chuàng)建一個 DSP 算法的數(shù)學(xué)模型時，MATLAB 是天然之選，且出于硬件考慮，可以無阻礙地使用。將一個算法轉(zhuǎn)換為在 FPGA 上實現(xiàn)的定點模型是一個復(fù)雜的、可從 AccelDSP Synthesis 綜合工具提供的自動化、加速和可視化功能中大大受益的過程。