這里將介紹SERDES的基本概念，并介紹SERDES相關(guān)的專有名詞:眼圖(Eye-diagram)、眼圖模板、抖動(Jitter)、容忍度(tolerance)、功耗(Power Consumption)、預(yù)加重(Pre-emphasis)、均衡(Equalization)、8B/10B編碼等。
2018-01-30 08:55:54
24845 
速度最快的SerDes單一通道的帶寬已達(dá)112Gbps，支持PAM4編碼。如此高的速率，使得在整個系統(tǒng)中實現(xiàn)高速信號布線會面臨許多許多設(shè)計難題。
2020-03-22 15:37:004833 Dialog推出了針對12V電機(jī)應(yīng)用的新型可配置混合信號IC（CMIC）SLG47105，該器件提供具有高電壓輸出的可配置模擬和可配置邏輯，采用2 mm x 3 mm QFN封裝。
2020-09-02 16:55:394792 電子發(fā)燒友網(wǎng)報道（文/李寧遠(yuǎn)）SerDes是SERializer串行器和DESerializer解串器的簡稱，串行器/解串器在發(fā)送端將多路低速并行信號被轉(zhuǎn)換成高速串行信號，經(jīng)過傳輸媒體，最后在接收端
2023-10-12 09:02:143513 大家好：
現(xiàn)有6678與一片switch(IDT-cps1848)通信的的情況(6678和1848各一塊單板，通過高速接插件相連，已充分做到等長等條件)。6678的參考時鐘為156.25MHZ，配置
2018-06-21 02:20:24
串行接口常用于芯片至芯片和電路板至電路板之間的數(shù)據(jù)傳輸。隨著系統(tǒng)帶寬不斷增加至多吉比特范圍，并行接口已經(jīng)被高速串行鏈接，或SERDES （串化器/ 解串器）所取代。起初， SERDES 是獨立
2019-05-29 17:52:03
目前我們已經(jīng)發(fā)布了NXP的QorIQLS架構(gòu)系列的幾款平臺，包含LS1046A、LS1043A、LS1028A、LS1012A。這幾款平臺都原生支持網(wǎng)口、PCIE、SATA等高速接口協(xié)議，很多
2021-12-20 06:01:37
SerDes的發(fā)送端TX的均衡原理是什么？怎樣利用高速接口SerDes去實現(xiàn)芯片間信號的有線傳輸？
2021-06-17 07:15:16
SERDES結(jié)構(gòu)是怎樣構(gòu)成的？高速SERDES接口在網(wǎng)絡(luò)方面有哪些應(yīng)用？
2021-04-28 07:19:38
SerDes/Differential Pair-- The Feature of High Speed Designreference list– reference1:link 應(yīng)對未來高速
2021-11-12 06:46:26
串行接口常用于芯片至芯片和電路板至電路板之間的數(shù)據(jù)傳輸。隨著系統(tǒng)帶寬不斷增加至多吉比特范圍，并行接口已經(jīng)被高速串行鏈接，或SERDES （串化器/ 解串器）所取代。起初， SERDES 是獨立
2019-10-23 07:16:35
Gowin 可配置功能單元(CFU)手冊主要描述了可配置功能單元的結(jié)構(gòu)、工作模式和原語。
2022-09-28 08:23:36
我看LS1028的serdes可以配置為2路PCIe3.0x2或1路PCIe3.0x4，請問在哪兒配置，怎么更改配置呢，要改硬件電路嗎？沒有操作過這個，請版主指點一下，謝謝。
2021-12-31 06:38:27
模式（使用帶有 SerDes 協(xié)議 0x1133 的 XFI）下運行 PHY?，F(xiàn)在我需要在運行時在 1G 和 10G 之間切換。由于我無法在運行時更改 RCW，我嘗試重新配置 SerDes 通道，但
2023-04-18 10:32:26
SerDes在93000平臺上量產(chǎn)測試。本文將介紹Nautilus UDI方案是如何實現(xiàn)高速SerDes測試的,包括UDI結(jié)構(gòu),輸入時鐘設(shè)計，Load board設(shè)計，socket選型等多個測試環(huán)節(jié)。
2021-05-10 06:58:55
，N=4，P=5，得到1G，選擇的是默認(rèn)high vco，
serdes pll配置MPY=20，N=4，rate選擇half，得到5G的line rate，請問下這個有問題么？
2024-12-13 08:02:07
1#ifndefCONFIG_H_2#defineCONFIG_H_34/*************************************************************************************************/5/****可配置參數(shù)...
2021-09-13 09:11:40
摘要針對FFT算法基于FPGA實現(xiàn)可配置的IP核。采用基于流水線結(jié)構(gòu)和快速并行算法實現(xiàn)了蝶形運算和4k點FFT的輸入點數(shù)、數(shù)據(jù)位寬、分解基自由配置。使用Verilog語言編寫，利用ModelSim
2019-07-03 07:56:53
數(shù)字系統(tǒng)的設(shè)計師們面臨著許多新的挑戰(zhàn)，例如使用采用了串行器/解串器（SERDES）技術(shù)的高速串行接口來取代傳統(tǒng)的并行總線架構(gòu)?；?b class="flag-6" style="color: red">SERDES的設(shè)計增加了帶寬，減少了信號數(shù)量，同時帶來了諸如減少布線
2019-05-21 05:00:13
針對高速無線數(shù)據(jù)通訊的實時性要求，提出采用FPGA來實現(xiàn)可配置均衡器的設(shè)計，在設(shè)計過程中采用自頂而下劃分的設(shè)計方式，即方便了設(shè)計的需要，同時又滿足了性能的要求，在實際項目中收到很好的效果。
2021-04-29 06:48:32
技術(shù)所取代，而800G互聯(lián)技術(shù)更已經(jīng)近在眼前。帶寬需求連年暴漲，其底層的高速SerDes技術(shù)也因此備受矚目?！ ∧壳埃俣茸羁斓?b class="flag-6" style="color: red">SerDes單一通道的帶寬已達(dá)112Gbps，支持PAM4編碼。如此高
2023-04-18 14:52:28
為 EMI 敏感和高速 SERDES 系統(tǒng)供電
2019-05-21 14:34:36
賽靈思 Artix-7 FPGA 是業(yè)界唯一的在低端器件上整合了高速收發(fā)器的方案，該方案提供了自適應(yīng)均衡、2D 眼圖以及IBIS-AMI仿真模型來簡化針對成本敏感型應(yīng)用的高速串行設(shè)計，觀看視頻，4分鐘教您搞定高速SerDes端口設(shè)計。
2016-07-27 17:29:59
請教：C6678的PCIE SRIO Hyperlink和SGMII模塊的配置中都涉及到對serdes模塊的配置，故希望知道以下幾個問題：1、這些模塊的serdes是同一個，還是各自有各自
2018-08-06 06:17:36
請問超高速SerDes在芯片設(shè)計中的挑戰(zhàn)是什么？
2021-06-17 08:49:37
的性能比以往的機(jī)架式儀器的性能要好?！盇eroflex 測試解決方案部門PXI產(chǎn)品經(jīng)理Tim Carey指出，“Aeroflex 3000 系列模塊化平臺具有靈活、
高速的特點，這為
可配置儀器制定了一個新基準(zhǔn)，為用戶帶來超乎想象的自由度?！?/div>
2019-06-28 06:39:18
（PCI Express root complex）標(biāo)識，不可以配置沖突，舉例說SerDes1配置為1163，SerDes2配置為5559，這是不可以的！因為PCIe.1重復(fù)了。PCIe.nx4表示4條
2020-10-28 17:15:14
是RC（PCI Express root complex）標(biāo)識，不可以配置沖突，舉例說SerDes1配置為1163，SerDes2配置為5559，這是不可以的！因為PCIe.1重復(fù)了。PCIe.nx4
2020-11-01 20:21:02
電路Bandgap/LDO/OSC/PLL/Serdes等的設(shè)計和仿真；3. 負(fù)責(zé)與版圖工程師溝通并完成電路的版圖設(shè)計；4. 制定芯片的測試計劃，并在流片后配合芯片測試；5. 負(fù)責(zé)芯片設(shè)計過程中相關(guān)
2017-11-13 14:46:14
本文簡要介紹了SoC 設(shè)計鏈面臨的挑戰(zhàn)以及對可配置IP 提出的新的要求。重點分析了如何利用Improv 系統(tǒng)公司開發(fā)的VLIW架構(gòu)和包括Jazz DSP 平臺的工具套件進(jìn)行快速、低成本、高性能的
2009-12-14 10:25:55
14 串行接口常用于芯片至芯片和電路板至電路板之間的數(shù)據(jù)傳輸。隨著系統(tǒng)的帶寬不斷增加至多吉比特范圍，并行接口已經(jīng)被高速串行鏈接，或SERDES （串化器/ 解串器）所取代。起初
2010-02-25 23:03:4438 一種高速可配置實時總線的開發(fā)及其應(yīng)用：為滿足工業(yè)生產(chǎn)中對現(xiàn)場總線柔性可重構(gòu)以及高速實時傳輸要求，討論了一種可在線配置高速實時總線的設(shè)計與實現(xiàn)．本研究通過對ＳＰ
2010-03-18 15:56:3620 可配置電源
如果有必要的話，此可調(diào)
2009-09-30 12:07:59895 
可配置振蕩器,可配置振蕩器結(jié)構(gòu)原理是什么?
可配置振蕩器既具備可編程振蕩器交付時間短的優(yōu)勢，又避免了其噪聲高的缺陷，其內(nèi)部結(jié)構(gòu)如圖2
2010-03-22 14:34:201018 本文介紹了LatticeECP3 FPGA系列主要特性，LatticeECP3-35簡化方框圖以及LatticeECP3視頻協(xié)議板主要特性，方框圖和詳細(xì)的電路圖。
Lattice 公司的LatticeECP3 FPGA系列能提供高性能的特性
2010-10-15 15:09:043007 
LTC2938描述
LTC®2938/LTC2939是可配置電源監(jiān)視器，面向那些具
2010-12-08 17:26:063291 
LTC2939描述LTC®2938/LTC2939是可配置電源監(jiān)視器，面向那些具有多達(dá)4個或6個需要進(jìn)行
2010-12-08 17:36:04901 
LatticeECP3系列是來自萊迪思半導(dǎo)體公司的第三代高價值的FPGA，在業(yè)界擁有SERDES功能的FPGA器件中，它具有最低的功耗和價格
2011-03-23 10:41:361465 Xtensa可配置處理器架構(gòu)是可配置可擴(kuò)展的微處理器技術(shù)，可以用于片上系統(tǒng)SOC設(shè)計?，F(xiàn)在的SOC需要更高系統(tǒng)性能、更高輸入/輸出帶寬和更高功耗利用率
2011-04-19 11:51:162464 
萊迪思半導(dǎo)體公司(NASDAQ: LSCC)今天用宣布推出下一代LatticeECP4?FPGA系列，由其重新定義了低成本，低功耗的中檔FPGA市場
2011-12-02 09:02:59950 致力于中端和低密度FPGA產(chǎn)品開發(fā)的萊迪思半導(dǎo)體公司日前再推力作下一代LatticeECP4 FPGA系列。其具有6Gbps的SERDES、采用低成本wire-bond封裝、功能強大的DSP塊和具有基于硬IP的通信引擎，適
2011-12-14 09:58:451666 萊迪思半導(dǎo)體公司日前宣布，即可獲取增加至非常成功的LatticeECP3 FPGA系列的低功耗、高速和迷你封裝器件。
2012-02-03 09:25:38715 萊迪思半導(dǎo)體公司(NASDAQ: LSCC)近日宣布，即可獲取增加至非常成功的LatticeECP3?FPGA系列的低功耗、高速和迷你封裝器件。
2012-02-04 09:59:341019 針對WIMAX系統(tǒng)中變長子載波的特點,通過采用流水線乒乓結(jié)構(gòu),以基2、基4混合基實現(xiàn)了高速可配置的FFT/IFFT。將不同點數(shù)的FFT旋轉(zhuǎn)因子統(tǒng)一存儲,同時對RAM單元進(jìn)行優(yōu)化,節(jié)約了存儲空間;此外
2012-02-29 11:29:065 LatticeECP4 系列：具有高級通信引擎和強大的 DSP 模塊的低成本、低功耗 FPGA 新的LatticeECP4系列是第四代具有高級通信引擎和功能強大的DSP模塊的高可靠、低成本、低功耗FPGA。創(chuàng)新的Latt
2012-06-06 09:51:382515 一種可配置的老化預(yù)測傳感器設(shè)計_梁華國
2017-01-07 16:06:320 針對FFT算法基于FPGA實現(xiàn)可配置的IP核。采用基于流水線結(jié)構(gòu)和快速并行算法實現(xiàn)了蝶形運算和4k點FFT的輸入點數(shù)、數(shù)據(jù)位寬、分解基自由配置。使用Verilog語言編寫，利用ModelSim仿真
2017-11-18 06:32:4312871 
傳統(tǒng)上，系統(tǒng)級芯片（SoC）設(shè)計師必須應(yīng)對剛性的非可配置核心技術(shù)。眾所周知，傳統(tǒng)的核心工藝在設(shè)計或制造過程中是不可配置的，并且不能按多種用途進(jìn)行定制。
2018-02-08 20:33:581808 
看看LatticeECP3 FPGA的功耗是多么的低，無論是在實驗室中測量，還是利用萊迪思的功耗計算器軟件計算。 LatticeECP3是業(yè)界最低功耗的配備SERDES的FPGA。
2018-06-15 13:36:005850 
隨著通信技術(shù)的飛速發(fā)展，高速數(shù)據(jù)傳輸系統(tǒng)成為了當(dāng)前研究的熱點，而高速 SERDES 接口芯片的研究則是其中一個重要的組成部分。SERDES 接口芯片的主要功能是將低速的并行信號轉(zhuǎn)換成為高速低壓差分信號（LVDS）并通過串行鏈路發(fā)送，同時能夠接收串行輸入 LVDS 數(shù)據(jù)并正確的轉(zhuǎn)換為低速并行信號。
2019-06-24 08:00:0012 芯片功能的增加和數(shù)據(jù)吞吐量的要求， 促使芯片行業(yè)從較低數(shù)據(jù)率的并行連接， 轉(zhuǎn)向較高速度的串行連接。SERDES（Serializer-Dese rializer ，） 是經(jīng)高速差分對，而不是經(jīng)較低
2020-10-09 17:25:0720 LatticeECP3 （經(jīng)濟(jì)型加第三代）FPGA設(shè)備系列經(jīng)過優(yōu)化，以在經(jīng)濟(jì)的FPGA結(jié)構(gòu)中提供高性能功能，如增強的DSP架構(gòu)、高速SERDES和高速源同步接口。這種結(jié)合是通過器件結(jié)構(gòu)的進(jìn)步
2020-11-20 08:00:000 ADP2114: 雙通道2 A/單通道4 A、可配置同步降壓DC-DC調(diào)節(jié)器
2021-03-18 21:28:394 CN0314：采用微功耗儀表放大器的可配置4-20 mA環(huán)路供電發(fā)射器/接收器
2021-03-18 23:54:3914 為 EMI 敏感和高速 SERDES 系統(tǒng)供電
2021-03-19 04:23:5412 LTC3371：4通道8A可配置降壓型DC/DC，帶看門狗和上電重置數(shù)據(jù)表
2021-04-19 14:06:457 LTC3370：4通道8A可配置降壓型DC/DC數(shù)據(jù)表
2021-04-25 16:28:485 LTC3372：60V低智商降壓控制器加4通道8A可配置降壓DC/DC產(chǎn)品手冊
2021-04-27 14:48:413 可配置的7通道大功率PMIC
2021-05-08 10:46:211 帶按鈕控制的可配置喚醒定時器
2021-05-16 13:40:348 SerDes/Differential Pair-- The Feature of High Speed Designreference list– reference1:link 應(yīng)對未來高速
2021-11-07 10:21:0047 軟件可配置 I/O 系統(tǒng)提供從傳統(tǒng)模擬信號到工業(yè)以太網(wǎng)域的無縫過渡。
2022-08-12 15:37:071032 
電子發(fā)燒友網(wǎng)站提供《Gowin可配置功能單元(CFU)用戶指南.pdf》資料免費下載
2022-09-14 14:21:312 電子發(fā)燒友網(wǎng)站提供《Compact系列CPLD可配置邏輯模塊（CLM）用戶指南.pdf》資料免費下載
2022-09-26 10:06:254 電子發(fā)燒友網(wǎng)站提供《Logos系列FPGA可配置邏輯模塊（CLM）用戶指南.pdf》資料免費下載
2022-09-26 09:29:5617 可配置 AFE 改變電力線通信未來
2022-11-04 09:52:200 具有可配置電壓轉(zhuǎn)換的 4 位雙電源轉(zhuǎn)換收發(fā)器；三態(tài)-74AVC4T245
2023-02-16 20:43:020 具有可配置電壓轉(zhuǎn)換的 4 位雙電源轉(zhuǎn)換收發(fā)器；三態(tài)-74AVC4T245_Q100
2023-02-20 19:12:000 具有可配置電壓轉(zhuǎn)換的 4 位雙電源轉(zhuǎn)換收發(fā)器；三態(tài)-74AVCH4T245_Q100
2023-02-20 19:14:080 具有可配置電壓轉(zhuǎn)換的 4 位雙電源轉(zhuǎn)換收發(fā)器；三態(tài)-74AVC4TD245PW
2023-02-23 19:23:360 具有可配置電壓轉(zhuǎn)換的 4 位雙電源轉(zhuǎn)換收發(fā)器；三態(tài)-74AVC4TD245
2023-02-23 19:23:470 具有可配置電壓轉(zhuǎn)換的 4 位雙電源轉(zhuǎn)換收發(fā)器；三態(tài)-74AVCH4T245
2023-03-03 19:29:300 同時介紹一種采用光電集成技術(shù)的，即采用光SerDes而非電SerDes的高速收發(fā)器。
2023-04-01 09:28:583667 首先我們要了解什么是SerDes，SerDes的應(yīng)用場景又是什么呢？SerDes又有哪些常見的種類？
2023-06-06 17:03:5513765 
NXP 雙 PCB 可配置器件是一款具有施密特觸發(fā)器輸入的多門、多功能邏輯器件。每個器件包含兩個可配置門，每個器件可單獨配置為七種不同功能之一。每個系列（-57、-58、-97、-98）器件包含從 18 個獨特功能的總庫中選擇的 7 個邏輯功能。
2023-08-29 14:04:02971 
電子發(fā)燒友網(wǎng)站提供《PIC32系列參考手冊之可配置邏輯單元.pdf》資料免費下載
2023-09-26 09:21:311 電子發(fā)燒友網(wǎng)站提供《可配置的4位雙電源轉(zhuǎn)換收發(fā)器74AVC4TD245PW數(shù)據(jù)手冊.pdf》資料免費下載
2024-01-31 09:40:290 電子發(fā)燒友網(wǎng)站提供《可配置多軌 PMIC TPS75003數(shù)據(jù)表.pdf》資料免費下載
2024-03-04 14:11:240 電子發(fā)燒友網(wǎng)站提供《TPS650864可配置多軌PMU適用于多核處理器、FPGA和系統(tǒng)的TPS650861可配置多軌PMU數(shù)據(jù)表.pdf》資料免費下載
2024-03-07 09:06:280 電子發(fā)燒友網(wǎng)站提供《具有可配置電壓轉(zhuǎn)換和3態(tài)輸出的4位雙電源總線收發(fā)器SN74AVCH4T245數(shù)據(jù)表.pdf》資料免費下載
2024-05-31 09:22:190 電子發(fā)燒友網(wǎng)站提供《用于3D圖像的1至4可配置時鐘緩沖器數(shù)據(jù)表.pdf》資料免費下載
2024-08-23 10:43:550 電子發(fā)燒友網(wǎng)站提供《使用離散邏輯的可配置定時復(fù)位.pdf》資料免費下載
2024-09-03 10:16:261 電子發(fā)燒友網(wǎng)站提供《如何使用可配置邏輯塊 (CLB) 實施定制串行接口.pdf》資料免費下載
2024-09-09 10:07:480 電子發(fā)燒友網(wǎng)站提供《使用C2000可配置邏輯塊進(jìn)行設(shè)計.pdf》資料免費下載
2024-09-23 12:38:110 電子發(fā)燒友網(wǎng)站提供《74AVC4TD245-Q100具有可配置電壓轉(zhuǎn)換的4位雙電源轉(zhuǎn)換收發(fā)器規(guī)格書.pdf》資料免費下載
2025-02-18 17:49:040 電子發(fā)燒友網(wǎng)站提供《74AVC4TD245具有可配置電壓轉(zhuǎn)換的4位雙電源轉(zhuǎn)換收發(fā)器規(guī)格書.pdf》資料免費下載
2025-02-18 17:49:580 SerDes是一種功能塊，用于對高速芯片間通信中使用的數(shù)字化數(shù)據(jù)進(jìn)行序列化和反序列化。用于高性能計算（HPC）、人工智能（AI）、汽車、移動和物聯(lián)網(wǎng)（IoT）應(yīng)用的現(xiàn)代片上系統(tǒng)（SoC）都實現(xiàn)了
2025-03-27 16:18:355285 
CDC1104是一個 1 到 4 可配置的時鐘緩沖器。該器件接受輸入?yún)⒖紩r鐘，并創(chuàng)建 4 個緩沖輸出時鐘，輸出頻率等于輸入時鐘的一半 頻率。四個控制輸入，S1、S2、S3、S4 時鐘輸出的可配置相位。
2025-09-16 09:37:34658 
概述 Millipacs? Plus 2mm Hardmetric連接器是一款極具創(chuàng)新性的產(chǎn)品，它提供了從3到25Gb/s的數(shù)據(jù)速率選擇，具備可配置和可擴(kuò)展的高速、低速信號、
2025-12-11 16:00:09276 
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評論