現(xiàn)場可編程閘陣列（FPGA）廠商在20納米（nm）節(jié)點(diǎn)的戰(zhàn)火愈演愈烈。除了比拼先進(jìn)制程技術(shù)，F(xiàn)PGA領(lǐng)域兩家領(lǐng)導(dǎo)廠商--賽靈思（Xilinx）及 Altera亦于日前針對20納米產(chǎn)品分別推出全新的設(shè)計(jì)架構(gòu)及開發(fā)工具，藉此強(qiáng)化產(chǎn)品競爭力，讓FPGA先進(jìn)制程角力戰(zhàn)再添火藥味。

　　改造FPGA架構(gòu)　賽靈思強(qiáng)攻20納米

　　以賽靈思為例，為順利從28納米挺進(jìn)至20納米世代，該公司除借重臺積電在先進(jìn)制程的技術(shù)能力之外，亦重新設(shè)計(jì)了全新的設(shè)計(jì)架構(gòu)--UltraScale及設(shè)計(jì)工具--Vivado，以突破FPGA從28納米過渡到20納米面臨到的物理局限及設(shè)計(jì)瓶頸，期搶得市場先機(jī)。

　　圖1 賽靈思全球品質(zhì)控管與新產(chǎn)品導(dǎo)入資深副總裁湯立人表示，全新的設(shè)計(jì)架構(gòu)/工具/方法為20和1x納米FPGA產(chǎn)品決勝的重要關(guān)鍵。

　　賽靈思全球品質(zhì)控管與新產(chǎn)品導(dǎo)入資深副總裁湯立人（圖1）表示，光纖網(wǎng)路、數(shù)位影音及無線通訊等應(yīng)用領(lǐng)域，未來勢必分別朝1Tbit/s、8K4K及先進(jìn)長程演進(jìn)計(jì)劃（LTE-Advanced）的世代邁進(jìn)，屆時(shí)將帶來大量的封包數(shù)據(jù)、頻寬、資料流處理等需求，亦為高階系統(tǒng)設(shè)計(jì)帶來艱鉅的挑戰(zhàn)；因此先進(jìn)制程的FPGA產(chǎn)品重要性將顯著攀升。

　　不過，湯立人指出，由于FPGA產(chǎn)品本身在浮點(diǎn)運(yùn)算、封包處理、布線資源與邏輯單元分配上具有物理局限性，因此從28納米進(jìn)階到20納米制程后，其在性能及功耗方面的表現(xiàn)并不會(huì)改善多少，無法應(yīng)付日趨復(fù)雜的系統(tǒng)運(yùn)用，工程人員可能因此遭遇設(shè)計(jì)瓶頸，而不得不采用所費(fèi)不貲的特定應(yīng)用積體電路（ASIC）或設(shè)計(jì)彈性較不高的特定應(yīng)用標(biāo)準(zhǔn)產(chǎn)品（ASSP）。

　　因此湯立人進(jìn)一步表示，F(xiàn)PGA若要從28納米順利挺進(jìn)至20納米，甚至是1x納米世代，并提供給工程人員效能優(yōu)異的可編程元件，F(xiàn)PGA廠商的角力重點(diǎn)已不僅僅止于單純的先進(jìn)制程競賽，更重要的是全新的設(shè)計(jì)架構(gòu)、設(shè)計(jì)工具及設(shè)計(jì)方法（Design Methodology）如何與先進(jìn)制程FPGA多方搭配，方能解決20或1x納米FPGA產(chǎn)品面臨到的各種物理局限和設(shè)計(jì)挑戰(zhàn)。

　　有鑒于此，賽靈思特別針對20或1x納米世代設(shè)計(jì)出類ASIC級（ASIC-class）的FPGA架構(gòu)--UltraScale，能提供FPGA產(chǎn)品新一代的布線技術(shù)，以及高于過往解決方案兩倍的布線資源；在邏輯區(qū)塊的分布上亦采用新的可配置邏輯區(qū)塊（Configuration Logic Block， CLB）封裝，改善過往因邏輯單元分布鬆散而導(dǎo)致的時(shí)脈偏移詬病，使UltraScale FPGA產(chǎn)品具備ASIC級的時(shí)脈技術(shù)。

　　湯立人指出，這些新的邏輯架構(gòu)和功能，可突破20或1x納米芯片遇到的效能瓶頸，且所需功耗僅有目前解決方案的一半，并讓所有的邏輯區(qū)塊使用率達(dá)90%以上，而過往可能只有75？80%；亦即，當(dāng)FPGA內(nèi)含兩百萬個(gè)邏輯單元時(shí)，工程人員可使用到一百八十萬個(gè)，讓系統(tǒng)效能和整合度較過往提升一點(diǎn)五到兩倍。

　　除提出UltraScale新架構(gòu)外，賽靈思也推出全新的設(shè)計(jì)工具--Vivado和設(shè)計(jì)方法--UltraFast，為UltraScale FPGA產(chǎn)品提供各種ASIC級的可編程效能。

　　湯立人指出，事實(shí)上賽靈思已不再只著眼于FPGA市場的競爭，由于20納米FPGA產(chǎn)品與設(shè)計(jì)工具/方法能快速為客戶的系統(tǒng)創(chuàng)造出差異化設(shè)計(jì)，因此賽靈思更企盼20納米FPGA產(chǎn)品未來能成為ASIC/ASSP設(shè)計(jì)的絕佳替代方案。

　　不讓賽靈思專美于前，同樣身為FPGA領(lǐng)域重量級廠商的Altera，也卯足全力展開新一波20納米FPGA攻勢，并于2013年12月上旬發(fā)布 Arria 10版的Quartus II軟體，這也是Altera第一款支援20納米FPGA和系統(tǒng)單芯片（SoC）的開發(fā)工具。

　　新款開發(fā)工具出籠　Altera 20納米攻勢起

　　Altera軟體工程副總裁Premal Buch表示，過去六個(gè)月中，試用Quartus II軟體的客戶已成功使用該工具設(shè)計(jì)出Arria 10 FPGA和SoC，代表Altera已成功為所有希望能迅速實(shí)現(xiàn)20納米元件應(yīng)用的客戶提供相應(yīng)的軟體支援。Quartus II軟體采用現(xiàn)代多核心運(yùn)算技術(shù)的尖端演算法，能夠持續(xù)擴(kuò)充Quartus II軟體性能，讓Altera下一代產(chǎn)品系列持續(xù)保有最快編譯時(shí)間的優(yōu)勢。

　　據(jù)了解，Arria 10版Quartus II軟體支援多種FPGA和SoC元件，包括具有一百一十五萬個(gè)邏輯單元、密度最大的中階Arria 10元件。Arria 10 FPGA和SoC采用臺積電的20納米制程技術(shù)，性能比目前的高階FPGA高出15%，功率消耗比以前的中階元件低40%。

　　Arria 10 FPGA和SoC還具有精度可調(diào)數(shù)位訊號處理器（DSP）模組、整合硬式核心硅智財(cái)（IP），以及具有1.5GHz雙核心安謀國際 （ARM）Cortex-A9處理器的可選式整合處理器系統(tǒng)，整合度比競爭中階元件高兩倍。此外，Arria 10 FPGA和SoC還提供28Gbit/s收發(fā)器，頻寬比當(dāng)前一代產(chǎn)品高四倍，系統(tǒng)性能提高三倍，并支援PCIe Gen3 x8、頻寬2666Mbit/s的第四代雙倍資料率記憶體（DDR4）以及15Gbit/s混合記憶體立方體（HMC）。

　　綜上可知，F(xiàn)PGA廠商在20或1x納米的角力戰(zhàn)已不僅止于制程技術(shù)，更重要的是廠商能否推出全新的設(shè)計(jì)架構(gòu)及開發(fā)工具，以協(xié)助客戶突破20或1x納米FPGA產(chǎn)品的設(shè)計(jì)挑戰(zhàn)，這也讓FPGA先進(jìn)制程競賽的戰(zhàn)線更形擴(kuò)大。