任何一個硬件工程師對FPGA都不會陌生，就好比C語言對于軟件工程師來說是必修課程一樣，只要是電子相關(guān)專業(yè)的學(xué)生，都要學(xué)習(xí)可編程邏輯這門課程。 FPGA的英文全稱是Field Programmable Gate Array，即現(xiàn)場可編程門陣列，它是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。

從表象看，Programmable這個單詞確實能夠很好的描述FPGA的特點，但這也使得很多初學(xué)者走了不少彎路。一說到編程，大家不免聯(lián)想到 coding，因為軟件編程的思想對工程師來說已經(jīng)是根深蒂固了。因此，很多初學(xué)者都會問一個相同的問題，兩種硬件編程語言VHDL和Verilog，應(yīng)該學(xué)哪個？即使明確了要學(xué)習(xí)哪種設(shè)計語言，也會一頭扎進浩瀚的語法中，走向歧途。有些初學(xué)者寫了大量的代碼，在Demo板上跑了n個試驗，可還是覺得不懂 FPGA，甚至搞不清楚它和單片機的區(qū)別。這是為什么？其實，這都歸結(jié)一個原因，就是被“可編程”這3個字給迷惑了，也就是說，沒有弄清楚FPGA的本質(zhì)是什么。因此，對于FPGA的學(xué)習(xí)也就不著法門，事倍功半，浪費了不少時間，卻仍然達不到效果。

FPGA是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。因此，從底層來看，F(xiàn)PGA還是屬于集成電路的范疇。就當前的技術(shù)而言，使用FPGA開發(fā)項目還是全部基于數(shù)字電路設(shè)計的，所以，F(xiàn)PGA的“可編程”也就是實現(xiàn)不同的數(shù)字電路邏輯。這與所謂的軟件編程有著本質(zhì)的區(qū)別！歸根結(jié)底，F(xiàn)PGA設(shè)計就是電路設(shè)計，因此，對于每個FPGA工程師來說，在做設(shè)計時必須在腦中有電路的模樣，這很重要！那么，到底該如何有效地學(xué)習(xí)FPGA呢？其實，很簡單，只要從以下7點著手，循序漸進，日積月累，就完全能夠?qū)PGA設(shè)計游刃有余。

1. 首先，必須了解FPGA的結(jié)構(gòu)和性能。不同廠家，不同系列的FPGA芯片都有不同的結(jié)構(gòu)和性能，但是萬變不離其中。剛開始，從掌握幾款典型的高端芯片開始，例如Altera公司的Stratix III和Xilinx公司的Virtex 5。之后，再去了解其它系列的芯片就很容易了。至于Lattice和Actel公司的芯片，當使用時再了解也不遲，因為學(xué)習(xí)主流的東西才會更加有效！許多有關(guān)FPGA的教科書都會以幾款常用的芯片為例，講述FPGA的基本結(jié)構(gòu)和原理。初學(xué)者看了后，總覺得過于抽象，有點不知所云的感覺。因此，為了深刻理解 FPGA，必須要有扎實的數(shù)字電路基礎(chǔ)！在數(shù)字電路里，最基本的就是邏輯和時序。工程師必須明白FPGA內(nèi)部邏輯結(jié)構(gòu)和數(shù)字電路基本電路結(jié)構(gòu)的關(guān)系。例如，任何4個輸入信號的組合邏輯都可以通過FPGA提供的4輸入LUT來實現(xiàn)。如果使用Xilinx的芯片，移位寄存器既可以通過多個觸發(fā)器級聯(lián)實現(xiàn)，也可以通過LUT來實現(xiàn)。通常，初學(xué)者可以設(shè)計出正確的邏輯，但卻很容易忽略時序。在I/O口的設(shè)計中，與時序相關(guān)的缺陷對于產(chǎn)品是致命的，會影響產(chǎn)品的可靠性。因此，在掌握了結(jié)構(gòu)后，還必須關(guān)注芯片的一些重要時序參數(shù)，例如I/O口時鐘的建立時間、保持時間和從觸發(fā)器到輸出的延遲時間，以及芯片內(nèi)部工作時鐘的最高頻率等等。只有充分掌握了所使用芯片的結(jié)構(gòu)和性能，才能設(shè)計出一個合理的系統(tǒng)，才能保證FPGA的設(shè)計可靠穩(wěn)定。FPGA廠商提供的大量文檔是一個不錯的學(xué)習(xí)資料。

2. FPGA既然是“可編程”，自然離不開編程語言。其實，早期的工程師大多使用原理圖輸入方式進行邏輯設(shè)計，這是一種更接近于電路設(shè)計的設(shè)計方式。這種設(shè)計方式對設(shè)計者要求較高，而且也不利于移植和維護，因此VHDL和Verilog才漸漸流行起來。這兩種語言，無所謂孰優(yōu)孰劣，只不過Verilog發(fā)展的比VHDL好，而且和將來可能一統(tǒng)天下的SystemVerilog比較接軌。它們都是硬件描述語言。既然叫硬件描述語言，自然是和軟件世界里的編程不一樣，所以，初學(xué)者不能把它當作軟件編程語言來學(xué)習(xí)，否則就會舍本逐末。如果僅僅只是從事FPGA邏輯設(shè)計和做簡單的功能仿真，只需學(xué)習(xí)最簡單的語法就夠了。那些用于寫驗證腳本的語法，完全不用學(xué)，基本用不上。語言僅僅只是一個工具，尤其在硬件設(shè)計里，代碼寫得漂不漂亮，并不重要，最關(guān)鍵的是設(shè)計思想。記住，F(xiàn)PGA工程師是在設(shè)計電路，而不是在“編程”！

3. 很多工程師會談到算法的重要性，認為必須懂得很多算法。沒錯，好的算法對于設(shè)計來說猶如利器一般?？墒牵芯克惴ê腿绾螌崿F(xiàn)算法是兩個不同的概念，研究算法是在做數(shù)學(xué)題，實現(xiàn)算法才是工程師的職責(zé)。這里并不是說FPGA工程師不用去研究算法，而是強調(diào)職責(zé)所在。不同的算法，我們對其原理的研究和理解的要求也是不同的。例如8B/10B編碼，只要你懂得在哪里需要使用它就夠了，現(xiàn)成的IP Core可以直接調(diào)用。但是，諸如FEC編解碼這樣的算法，則只有了解了基本原理后才可能懂得如何實現(xiàn)。對于算法，F(xiàn)PGA工程師的重點就是在于“如何實現(xiàn)”！。另外，算法之外，邏輯設(shè)計里常用的設(shè)計方法必須懂得，例如，乒乓操作、流水線設(shè)計和分時復(fù)用等等。還有常用的邏輯模塊，如異步FIFO、狀態(tài)機，這些其實都是數(shù)字電路里最基礎(chǔ)的東西，但是對于初學(xué)者來說，在做FPGA設(shè)計時未必會正確的使用。

4. FPGA設(shè)計必須有一個好的設(shè)計流程來支撐。代碼寫完后，花大量時間做完善的功能仿真和驗證是很有必要的?？墒且恍┕こ處煵⒉恢匾暦抡婧万炞C，而是迫不及待的上板調(diào)試。碰到BUG后就在代碼上修修補補，運氣好的話，BUG表面上是解決了，可真正深層次的原因卻未必發(fā)現(xiàn)，給產(chǎn)品留下了隱患。一個好的設(shè)計流程要求大多數(shù)BUG在前期工作中必須解決掉，功能仿真和驗證則是一個很有效也很重要的步驟。除了仿真驗證，綜合和布線也必須重視，這要求我們必須仔細瀏覽編譯報告和時序報告，因為，許多時序問題都能通過報告反映出來。有時候，一些工程師碰到時序問題，僅僅做時鐘反相來調(diào)整數(shù)據(jù)和時鐘的相位關(guān)系，或者修改綜合和布線的參數(shù)，仍無法解決問題。尤其是在用了高速時鐘的設(shè)計里，大多數(shù)情況，我們只有修改代碼里的邏輯才能滿足設(shè)計的時序要求。這些也只有仔細分析了報告后，才能對癥下葯。另外，對于大多數(shù)同步邏輯設(shè)計來說，時序仿真是沒有必要的，這一步完全可以省略。

5. 現(xiàn)階段，F(xiàn)PGA發(fā)展的三大方向就是SOC，高速I/O和DSP。在有限的時間里，選擇一個領(lǐng)域進行主攻是有必要的，只有明確了目標，才會更加投入。 SOC設(shè)計要求設(shè)計者對軟件編程、CPU原理甚至是操作系統(tǒng)比較了解才行，因為SOC就是一個軟硬件結(jié)合的系統(tǒng)。高速I/O設(shè)計則要求設(shè)計者掌握許多模擬電路的基本知識以及一些常用的通信協(xié)議，例如，SDH、GbE、PCI-E等等。FPGA在DSP領(lǐng)域的使用是近幾年興起的一個發(fā)展方向。FPGA由于其內(nèi)在的并行特性，能以很高的效率實現(xiàn)DSP算法中計算量較大的模塊，非常適合視頻和圖像處理等對DSP性能要求越來越高的新興應(yīng)用，設(shè)計者需要掌握數(shù)字信號處理常用算法。這3個方向完全不同，切勿囫圇吞棗，一切通吃！“術(shù)業(yè)有專功”，資深的高級工程師也很難在多個方向都取得成就。當然，若能在一個領(lǐng)域有較深的研究，同時，對另外兩個領(lǐng)域也有一定的了解，那就更好了。

6. 一個優(yōu)秀的FPGA工程師，必須做到“一專多能”。所謂的“一?！碑斎皇侵冈贔PGA設(shè)計領(lǐng)域的專業(yè)深度，而“多能”則是要求工程師對其它專業(yè)領(lǐng)域也要有所了解和掌握。例如，對于設(shè)計一個SOC系統(tǒng)來說，C語言就必須學(xué)習(xí)，否則對于片上系統(tǒng)的架構(gòu)就可能不合理。另外，對于設(shè)計高速I/O口的工程師來說，電路板原理設(shè)計和PCB設(shè)計則需要有所了解。只有掌握了預(yù)加重、均衡以及阻抗匹配等這些與模擬電路相關(guān)的概念，才可能在設(shè)計和調(diào)試中得心應(yīng)手。

7. 最后一點，也是最難的一點，這也是邁向高級工程師的關(guān)鍵，就是FPGA的設(shè)計需要一個好的系統(tǒng)架構(gòu)方案和合理的模塊化分。這有助于FPGA的調(diào)試和維護，也便于多人共同開發(fā)，尤其是在使用大規(guī)模FPGA時，這也就是常說的Top－Down設(shè)計方式。把一個龐大的、復(fù)雜的設(shè)計化分成若干個小模塊，而且層次要分明，不能扁平化，這需要設(shè)計者對設(shè)計必須有全面深刻的理解。一個雜亂無序的設(shè)計對于后期的維護是災(zāi)難性的，尤其是對于接手者來說，若要修改某個邏輯，可以說是苦不堪言。從這一點看，初學(xué)者的問題都可以在這里找到答案。FPGA學(xué)什么？就是學(xué)習(xí)系統(tǒng)級的電路設(shè)計。所以，F(xiàn)PGA工程師的發(fā)展方向就是系統(tǒng)工程師。

以上7點若能有深刻理解，則就能看清FPGA的本質(zhì)了。市場的瞬息變化，要求電子產(chǎn)品必須對市場具有高敏感性，產(chǎn)品從方案設(shè)計到市場投放的時間越來越短，F(xiàn)PGA在其中功不可沒。另外，在面對Cost Down時，F(xiàn)PGA也起著不可或缺的作用。在當今時代，F(xiàn)PGA已經(jīng)在通信、數(shù)據(jù)處理、網(wǎng)絡(luò)、儀器、工業(yè)控制、軍事和航空航天等眾多領(lǐng)域得到了廣泛應(yīng)用。隨著功耗和成本的進一步降低，F(xiàn)PGA還將進入更多的應(yīng)用領(lǐng)域，相信FPGA工程師也必將會有一個更加廣闊的施展空間。