?

鏡像是云服務(wù)器實(shí)例運(yùn)行環(huán)境的模板，包括操作系統(tǒng)和預(yù)裝軟件等配置。百度云為每個(gè)FPGA實(shí)例默認(rèn)提供了專(zhuān)屬公共鏡像，用戶(hù)可以按需選擇適合的鏡像類(lèi)型。

?

概述

基于百度云自研的FPGA加速卡，提供了一套FPGA標(biāo)準(zhǔn)開(kāi)發(fā)環(huán)境。您可以使用百度云提供的鏡像工具包，在FPGA上開(kāi)發(fā)與調(diào)試自己的業(yè)務(wù)功能，或者將已有的功能模塊移植到FPGA加速卡上。

百度自研FPGA加速卡使用Xilinx 20nm KU115 FPGA。FPGA板卡帶有4通道DDR4，每個(gè)通道72bit，帶ECC，容量2GB，速率2400Mhz。FPGA通過(guò)PCIE 3.0x8和CPU相連。板卡的結(jié)構(gòu)框圖如下所示：

?

基于上面的FPGA板卡，百度還提供的FPGA標(biāo)準(zhǔn)開(kāi)發(fā)環(huán)境，其系統(tǒng)結(jié)構(gòu)如下圖：

?

FPGA標(biāo)準(zhǔn)開(kāi)發(fā)環(huán)境具有極大的靈活性：

您可以自行研發(fā)FPGA中動(dòng)態(tài)部分的邏輯，包括KU115芯片的絕大部分資源，以及4個(gè)DDR4通道，讓FPGA電路完成定制化的功能，

百度云提供驅(qū)動(dòng)和應(yīng)用參考設(shè)計(jì)，您只需修改軟件側(cè)的驅(qū)動(dòng)和應(yīng)用程序，調(diào)用FPGA完成特定的功能。

直接使用百度提供的工具包更換FPGA中動(dòng)態(tài)部分的邏輯。

FPGA標(biāo)準(zhǔn)開(kāi)發(fā)環(huán)境提供虛擬jtag工具，您可以使用vivado工具對(duì)FPGA進(jìn)行調(diào)試。

FPGA 標(biāo)準(zhǔn)開(kāi)發(fā)環(huán)境操作包括兩部分：

FPGA軟件驅(qū)動(dòng)開(kāi)發(fā)

以運(yùn)行支持PE進(jìn)行簡(jiǎn)單浮點(diǎn)向量加功能的示例程序?yàn)槔?br /> 1. 編譯驅(qū)動(dòng)，提供編譯示例程序。
2. 運(yùn)行示例程序。

FPGA邏輯開(kāi)發(fā)

使用工具包開(kāi)發(fā)和調(diào)試用戶(hù)邏輯：
1. 使用Baidu_HW_design_toolkit編譯實(shí)現(xiàn)您的動(dòng)態(tài)邏輯。
2. 使用bin_pr_tools更換您的動(dòng)態(tài)邏輯。
3. 使用Vivado對(duì)您的動(dòng)態(tài)邏輯進(jìn)行調(diào)試。

FPGA軟件驅(qū)動(dòng)開(kāi)發(fā)

編譯驅(qū)動(dòng)

修改driver/Makefile中的KERNELDIR變量，使之指向當(dāng)前內(nèi)核的編譯目錄，一般為/lib/modules/$(uname -r)/build目錄或/usr/src/kernels/$(uname -r)。

?

執(zhí)行make，如果編譯成功，當(dāng)前目錄下會(huì)生成xdma_xvc.ko驅(qū)動(dòng)文件，如下圖所示：

?

執(zhí)行insmod xdma_xvc.ko，裝載上一步生成的驅(qū)動(dòng)文件，在/dev目錄下會(huì)出現(xiàn)如下設(shè)備文件/dev/xil_xvc/cfg_ioc0。

?

編譯示例程序

進(jìn)入sample目錄，執(zhí)行make。如果編譯成功，當(dāng)前目錄下生成sample、sample_user_irq等可執(zhí)行文件，參見(jiàn)下圖：

?

運(yùn)行示例程序

執(zhí)行./sample，輸出如下結(jié)果，PE正確地執(zhí)行了浮點(diǎn)向量加功能。sample使用輪詢(xún)寄存器方式檢查命令結(jié)果是否完成。

執(zhí)行./sample_user_irq，輸出如下結(jié)果，PE正確地執(zhí)行了浮點(diǎn)向量加功能。sample_user_irq使用中斷方式檢查命令結(jié)果是否完成。

關(guān)鍵代碼示例