• Seialized LVDS輸出
• LVDS輸入時(shí)鐘
• CD或S /H處理CCD或CIS傳感器
• 每個(gè)通道的可編程模擬增益
• 可編程模擬偏移校正
• 可編程輸入鉗位電壓
• 可編程采樣邊緣最多1個(gè)/64th Pixel Period

主要規(guī)格

• 輸入電平：2.85 Vt
• ADC分辨率：14位
• ADC采樣速率：5 MSPS至40 MSPS
• INL @ 15 MHz：±3.5 LSB
• CDS或S /H增益：0 dB或6 dB
• PGA增益步長(zhǎng)：256步
• PGA增益范圍：-3 dB至18 dB
• 粗DAC分辨率：±8位
• 粗調(diào)DAC范圍：± 250 mV
• 精細(xì)DAC分辨率：±8位
• 精細(xì)DAC范圍：±5 mV
• 本底噪聲：-79 dB
• 串?dāng)_：-80dB
• 功耗
• PGA 1-4x增益：
  • 每通道125 mW（15 MSPS）
  • 140 mW /通道（25 MSPS）
• PGA 1-8x增益：
  • 每通道125 mW（15 MSPS）
  • 每通道178 mW（40 MSPS）
• 供電電壓：
  • 3.3V標(biāo)稱(chēng)值（3.15V至3.45V范圍）
  • 1.8V標(biāo)稱(chēng)值（1.7V至1.9V范圍）

所有商標(biāo)均為其各自所有者的財(cái)產(chǎn)。