TLK10034 是一款四通道多速率收發(fā)器，此收發(fā)器用于高速雙向點到點數(shù)據(jù)傳輸系統(tǒng)中。 這個器件支持三個主模式。 它可被用作一個 XAUI 到 10GBASE-KR 的收發(fā)器、一個通用 8b/10b 多速率 4:1，2:1，1:1 串行器/解串行器，或者被用在 1G-KX 模式中。

運行在 10GBASE-KR 模式中時，TLK10034 將出現(xiàn)在其低速 (LS) 端數(shù)據(jù)輸入上的 8B/10B 編碼 XAUI 數(shù)據(jù)流串行化。 經(jīng)串行化的 8B/10B 編碼數(shù)據(jù)以 64B/66B 編碼格式出現(xiàn)在高速 (HS) 端輸出上。 相似的，TLK10034 將出現(xiàn)在其高速端數(shù)據(jù)輸入上的 64B/66B 編碼數(shù)據(jù)流串行化。 格式為 8B/10B 的經(jīng)解串行化 64B/66B 出現(xiàn)在低側(cè)端輸出上。 這個模式支持鏈路以及針對擴(kuò)展長度應(yīng)用的前向糾錯 (FEC)。

當(dāng)運行在通用 SERDES 模式時，TLK10034 將出現(xiàn)在其低速 (LS) 端數(shù)據(jù)輸入上的 8B/10B 經(jīng)編碼數(shù)據(jù)流進(jìn)行 2:1 和 4:1 串化。 經(jīng)串化的 8B/10B 編碼數(shù)據(jù)出現(xiàn)在高速 (HS) 輸出上。 相似的，TLK10034 將出現(xiàn)在其高速端數(shù)據(jù)輸入上的 8B/10B 編碼數(shù)據(jù)流進(jìn)行 1:2 和 1:4 解串化。 經(jīng)解串化的 8B/10B 編碼數(shù)據(jù)出現(xiàn)在低速端輸出上。 根據(jù)串化/解串化比率，低速端數(shù)據(jù)傳輸速率范圍介于 0.5Gbps 至 5Gbps 之間，而高速端數(shù)據(jù)傳輸速率介于 1Gbps 至 10Gbps 之間。還支持 1:1 重整形模式，但是速率限制在 1Gbps 至 5Gbps。

TLK10034 還支持具有 PCS (CTC) 功能的 1G-KX (1.25Gbps) 模式。 通過軟件服務(wù)開通或者自動協(xié)商可啟用這個模式。 如果使用了軟件服務(wù)開通，那么支持的數(shù)據(jù)傳輸速率可高達(dá) 3.125Gbps。

低速端和高速端數(shù)據(jù)輸入和輸出是具有集成端接電阻器的差分電流模式邏輯 (CML) 類型。

為了支持不同操作，TLK10034 提供了靈活的計時方案。 這些方案包括對使用一個從高速端恢復(fù)的外部抖動清除時鐘進(jìn)行計時的支持。 此器件還能夠在 10GBASE-KR 和 1G-KX 模式下執(zhí)行時鐘容限補(bǔ)償 (CTC)，從而實現(xiàn)異步計時。

TLK10034 為自檢和系統(tǒng)診斷用途提供低速端和高速端回路模式。

TLK10034 具有針對系統(tǒng)測試的內(nèi)置模式生成器和驗證器。 此器件支持不同 PRBS，高，低，混合，CRPAT 長/短，CJPAT，和 KR 偽隨機(jī)測試模式的生成和方波生成。 低速端和高速端上支持的模式類型取決于所選擇的操作模式。

TLK10034 在高速端和低速端都具有一個集成信號損失 (LOS) 檢測功能。 在輸入差分電壓擺幅少于 LOS 有效閥值的條件下，LOS 被置為有效。

在 10GBASE-KR 模式下，通過標(biāo)準(zhǔn) XAUI 通道對齊可實現(xiàn)針對每個通道的通道對齊。 在通用 SERDES 模式下，通過一個私有通道對齊機(jī)制可實現(xiàn)針對每個通道的低速端通道對齊。 為了實現(xiàn)正確鏈路運行，上行鏈路合作方器件需要執(zhí)行通道對齊機(jī)制。 正常鏈路運行只有在實現(xiàn)通道對齊之后才會重新開始。

四個 TLK10034 通道完全獨立。 它們可以在不同的基準(zhǔn)時鐘、不同的數(shù)據(jù)速率、和不同的串化/解串化比率下運行。

TLK10034 的低速端是與一個能夠處理低速率串行數(shù)據(jù)流的現(xiàn)場可編程柵極陣列 (FPGA) 或者特定用途集成電路 (ASIC) 進(jìn)行對接的理想選擇。 高速端非常適合通過光纖、電纜、或者背板接口與遠(yuǎn)程系統(tǒng)對接。 TLK10034 支持 SFP 和 SFP+ 光模塊，以及 10GBASE-KR 兼容背板系統(tǒng)的運行。