MC100EP196 3.3 V ECL可編程延遲芯片
數(shù)據(jù)：
數(shù)據(jù)表：具有FTUNE的3.3V ECL可編程延遲芯片
MC100EP196是一款可編程延遲芯片（PDC），主要用于時鐘偏移校正和時序調(diào)整。它提供差分ECL輸入信號的可編程可變延遲。它具有與EP195類似的架構(gòu)，并具有使用FTUNE引腳進(jìn)一步調(diào)節(jié)延遲的附加功能。 FTUNE輸入從V CC 到V EE 采用模擬電壓，將輸出延遲從0到60 ps微調(diào)。
| 特性 |
| |
- PECL模式工作范圍：V CC = 3.0 V至3.6 V，V EE = 0 V
|
- NECL模式工作范圍：V CC = 0 V，V EE = -3.0 V至-3.6 V
|
| |
| |
- ENbar引腳上的邏輯高電平將強(qiáng)制Q為邏輯低電壓
|
- D [0:10]可接受ECL，LVCMOS或LVTTL輸入
|
| |
| |
電路圖、引腳圖和封裝圖
