按照一定的時間規(guī)律，向負載通斷電一次形成一個周期。反復執(zhí)行便構(gòu)成脈沖電源。脈沖電源有單正脈沖電源和雙正脈沖電源、負脈沖電源。
2011-12-19 10:38:33
10167 為了研究數(shù)字化γ能譜儀，本文提出一種基于FPGA的數(shù)字核脈沖分析器硬件設計方案，該方案采用現(xiàn)場可編程邏輯部件（FPGA），完成數(shù)字多道脈沖幅度分析儀的硬件設計。用QuartusⅡ軟件在FPGA平臺上完成了數(shù)字核脈沖的幅度提取并生成能譜。
2013-11-21 10:57:262545 
本文介紹的FPGA的特殊電源要求，說明了如何設計這些聰明的芯片的電源，然后回顧了一系列的針對FPGA應用的電源模塊。
2015-11-24 18:01:011323 極高的性能和密度，而且還針對器件總功率進行了優(yōu)化，同時可以支持高達1 Gbps的高速差分I/O信號，因而是一款超快的FPGA。該芯片中所含的高性能嵌入式DSP塊的運行頻率高達370 MHz。另外Stratix II還有12個可編程PLL，并具有健全的時鐘管理和頻率合成能力。能實現(xiàn)最大的系統(tǒng)性能。
2020-12-10 11:42:001919 
本作品的設計意圖即在Nios. II處理器的平臺上實現(xiàn)我們研究提出的一種可行的，魯棒性高的算法，即利用我們實驗室研究的關(guān)于MRI Spine圖像分割算法實現(xiàn)了脊椎核磁共振矢狀圖（Sagittal
2021-04-15 14:16:165095 
復雜的片上系統(tǒng) （SoC）。 這種復雜性對電源提出了苛刻的要求。為應對這些挑戰(zhàn)，電源需要多個輸出以及開關(guān)穩(wěn)壓器的組合以提高效率和線性穩(wěn)壓器以實現(xiàn)清潔電源。 本文描述了 FPGA 的特殊電源要求，解釋了如何為這些智能芯片設計電源，然后回顧了針對
2023-03-30 17:05:032753
硬件連線：74ALVC164245芯片實現(xiàn)3.3V到5V的電平轉(zhuǎn)換，OE直接接地， DIR直接接3.3V電源，芯片A口接FPGA管腳，B口直接驅(qū)動達林頓管ULN2803ADW，FPGA管腳為常低
2024-12-16 08:39:34
{:soso_e141:}新手初學FPGA~有個問題......在安裝軟件時，安了這兩個軟件 nios ii 和 Quartus II{:soso_e136:}但后來認真看了一下，對這兩個軟件的區(qū)分
2012-09-12 21:51:30
本帖最后由 qlc111 于 2013-4-23 16:58 編輯
FPGA Nios II 視頻資料 特權(quán) 深入淺出FPGA + 特權(quán)和你一起學Nios II+黑金Nios II +一些資料存于百度網(wǎng)盤中，下面是下載地址：百度網(wǎng)盤下載地址
2013-04-22 21:54:16
FPGA實現(xiàn)高速FFT處理器的設計介紹了采用Xilinx公司的Virtex - II系列FPGA設計高速FFT處理器的實現(xiàn)方法及技巧。充分利用Virtex - II芯片的硬件資源,減少復雜邏輯,采用
2012-08-12 11:49:01
的缺點。
FPGA和CPU、GPU、ASIC的芯片等核心區(qū)別是其底層邏輯運算單元的連線及邏輯布局未固化，用戶可通過 EDA 軟件對邏輯單元和開關(guān)陣列編程，進行功能配置，從而去實現(xiàn)特定功能的集成電路芯片
2024-04-17 11:13:59
FPGA入門：Quartus II的安裝 本文節(jié)選自特權(quán)同學的圖書《FPGA/CPLD邊練邊學——快速入門Verilog/VHDL》書中代碼請訪問網(wǎng)盤：http://pan.baidu.com/s
2015-02-03 11:08:43
脈沖耦合神經(jīng)網(wǎng)絡（PCNN）在FPGA上的實現(xiàn)，實現(xiàn)數(shù)據(jù)分類功能，有報酬。QQ470345140.
2013-08-25 09:57:14
Quartus II的FPGA設計手冊。本使用手冊主要是針對使用Quartus Ⅱ 5.0軟件進行FPGA設計開發(fā)的常見的功能進行介紹。主要分以下幾個步驟：１. Quartus II 軟件的安裝步驟
2012-03-08 16:45:28
開關(guān)產(chǎn)生輸入信號，通過FPGA處理信號，最后FPGA把處理后的信號傳到電機，由電機來完成一系列的動作，如表1所示。所以其邏輯設計是實現(xiàn)智能的關(guān)鍵。結(jié)束硬件選型后，利用Quartus II搭建硬件原理圖
2014-12-04 15:43:23
FPGA內(nèi)部有一個脈沖信號，通過output輸出，從而驅(qū)動labview采樣，用示波器發(fā)現(xiàn) 輸出管腳電壓一直是0.9V，沒有脈沖，后來將脈沖信號改為一個上升沿，示波器還是看不到電壓的變化，這是什么原因?。縧oad_i是脈沖信號，load_ii是上升沿，在輸出端都采不到。。。。
2017-06-01 22:51:20
`勇敢的芯伴你玩轉(zhuǎn)Altera FPGA連載77：基于SignalTap II的超聲波測距調(diào)試之SignalTap II調(diào)試特權(quán)同學，版權(quán)所有配套例程和更多資料下載鏈接：http
2018-06-14 20:10:38
基于FPGA的數(shù)字脈沖壓縮技術(shù)1.數(shù)字脈沖壓縮實現(xiàn)原理2.電路設計2.1APEX2OKE系列FPGA 簡介2．2 基于FPGA 的算法研究及實現(xiàn) 2．3 脈沖壓縮在FPGA 上的實現(xiàn)
2011-03-02 09:41:50
使用?！ ”疚幕诳焖俑道锶~IP核可復用和重配置的特點，實現(xiàn)一種頻域的FPGA數(shù)字脈壓處理器，能夠完成正交輸入的可變點LFM信號脈沖壓縮，具有設計靈活，調(diào)試方便，可擴展性強的特點?！ ? 系統(tǒng)功能硬件
2018-11-09 15:53:22
初相的目的。經(jīng)后續(xù)能量歸一可以消除幅度不穩(wěn)定造成的影響。所以經(jīng)過DSU處理，可以消除或減小磁控管產(chǎn)生的發(fā)射脈沖幅相不穩(wěn)定性。2 基于FPGA的DSU實現(xiàn)由于本雷達信號處理數(shù)據(jù)量大、實時性強、動態(tài)范圍
2015-02-05 15:34:43
http://115.com/file/ant54869#《基于VHDL的FPGA與NIOS_II實例精煉》第七章代碼.rarhttp://115.com/file/e7wphx31#《基于VHDL
2012-02-06 11:27:54
請教：我想把FPGA輸出的TTL脈沖信號放大，波形的特征是：信號周期100us，脈沖寬度100ns，上升時間不大于50ns。
信號如圖所示：
目前想采用的方案是：
FPGA輸出的脈沖信號通過
2024-09-13 08:13:39
準諧振原邊操控器；內(nèi)置700V功率三極管，它為原邊反應工作形式，專利的“零電壓帶載發(fā)動”可完成芯片空載損耗。NC-Cap/PSR-II獲得優(yōu)秀的EMI，無異音技能有用下降異音，該芯片供給了全面的智能
2019-12-05 17:12:01
可重構(gòu)技術(shù)具有什么優(yōu)點？怎么實現(xiàn)基于FPGA可重構(gòu)智能儀器的設計
2021-05-06 06:44:38
怎么實現(xiàn)基于FPGA技術(shù)的智能導盲犬設計？
2021-05-08 07:37:31
你好！我對柏樹FX3是新的，我有一些問題。我找到了一個例子，說明了如何使用SPI在SelectMap模式下實現(xiàn)FPGA配置。是否可以使用GPIF II在FPGA從SelpDeMMAP模式中配置
2018-12-03 11:43:34
用電池單電源供電，如何實現(xiàn)正負脈沖輸出要輸出正負雙向的脈沖波形，是不是必須得用正負電源系統(tǒng)做？但是很奇怪我看到樣品并沒有用正負電源，只有一個電池供電，實現(xiàn)了如下的波形，是怎么做到的？有哪些好的方式？1.全橋驅(qū)動？如圖是否可以實現(xiàn)2.等幅波+調(diào)制？
2022-03-15 14:47:21
如題，請問各位大神如何將ucos ii/iii移植FPGA Nios ii。Altera的FPGA軟件里可以直接例化調(diào)用一個ucos，但要如何自己移植一個原版系統(tǒng)呢？
2019-11-06 23:17:44
請問怎么用FPGA（quartus II）實現(xiàn)微分，聽說是用D觸發(fā)器，但是不懂原理，求指教。。。
2013-08-11 18:29:39
學習一段時間FPGA，大約模糊的知道如果用FPGA實現(xiàn)跑馬燈得考慮硬件上到底怎么實現(xiàn)LED燈的狀態(tài)變換而用nios ii實現(xiàn)的時候，貌似是用軟件控制？不知道這種理解是否正確，還有有情大神可否講解一下FPGA實現(xiàn)與nios ii實現(xiàn)的本質(zhì)區(qū)別？
2014-11-11 15:21:37
概括來說，FPGA的實現(xiàn)過程分為2步：分析綜合與布局布線。這一點，在Quartus II軟件中體現(xiàn)的尤為明顯。這是Quartus II軟件在編譯時的任務欄。紅框中的兩步，正是分析綜合與布局布線。而在
2021-07-26 07:20:45
Altera Quartus II 設計軟件提供完整的多平臺設計環(huán)境，能夠直接滿足特定設計需要，為可編程芯片系統(tǒng)(SOPC) 提供全面的設計環(huán)境。QuartusII 軟件含有 FPGA 和 CPLD 設計所有階段的
2009-04-21 23:09:59
22 This manual describes the Verilog portion of Synopsys FPGACompiler II / FPGA Express application
2009-07-23 09:59:0621 基于PIC單片機的脈沖電源:設計了一種金屬凝固過程用脈沖電源。該電源采用PIC16F877作為主控芯片，實現(xiàn)對窄脈沖電流幅值的檢測，以及時電流脈沖幅值根據(jù)模糊PID算法進行閑環(huán)控
2009-10-10 14:30:2765 本文介紹了可編程邏輯器件開發(fā)工具Quartus II 中SingalTap II 嵌入式邏輯分析器的使用，并給出一個具體的設計實例，詳細介紹使用SignalTap II對FPGA調(diào)試的具體方法和步驟。關(guān)鍵字 ： S
2009-11-01 14:49:3945 本文使用FPGA芯片來模擬實際的乒乓球游戲。本設計是基于Altera公司的FPGA Cyclone II芯片EP2C35的基礎上實現(xiàn),運用Verilog HDL語言編程,在Quartus II軟件上進行編譯、仿真,最終在Altera公司的DE2
2010-02-24 14:51:1788 本文使用FPGA芯片來模擬實際的乒乓球游戲。本設計是基于Altera公司的FPGA Cyclone II芯片EP2C35的基礎上實現(xiàn),運用Verilog HDL語言編程,在Quartus II軟件上進行編譯、仿真,最終在Altera公司的DE2
2010-07-17 18:08:4156 基于FPGA高速、可編程的優(yōu)點，設計了一款可以靈活改變脈沖輸出周期和輸出個數(shù)的周期脈沖發(fā)生器。利用VHDL語言編寫了全部模塊，并在Altera公司提供的QuartusⅡ4.1開發(fā)軟件上實現(xiàn)了
2010-12-08 15:58:0052
為解決雷達探測能力與距離分辨力之間的問題，在線性調(diào)頻信號脈沖壓縮的原理的基礎上，利用MATLAB軟件對數(shù)字脈沖壓縮算法進行仿真，給出一種基于FPGA分布式算法的
2010-12-24 16:10:5937 Altera Cyclone II FPGA幫助Newtec實現(xiàn)了靈活的高性能雙向衛(wèi)星寬帶終端在當今高速視頻下載和數(shù)據(jù)傳輸環(huán)境中，互聯(lián)網(wǎng)已經(jīng)成為世界上很多家庭的日常工具。該技術(shù)雖然發(fā)展很快，但
2008-09-16 09:58:30942 分立元件電路設計復雜，電路調(diào)試困難，基于單片機或者是32位的嵌入式CPU的脈沖電源性能有了很大的提高，也具有了很高的智能性，但對于不同的處理器
2009-02-12 15:49:321713 
FPGA的多路可控脈沖延遲系統(tǒng)設計
采用數(shù)字方法和模擬方法設計了一種最大分辨率為0.15 ns級的多路脈沖延遲系統(tǒng)，可以實現(xiàn)對連續(xù)脈沖信號的高分辨
2009-03-29 15:09:482975 
摘 要 ：本文介紹了可編程邏輯器件開發(fā)工具Quartus II 中SingalTap II 嵌入式邏輯分析器的使用，并給出一個具體的設計實例，詳細介紹使用SignalTap II對FPGA調(diào)試的具體方
2009-06-20 10:42:181909 
脈沖電源原理圖
等離子體電源采用脈沖電源供電，放電極直接置于水中，
2010-02-22 10:28:1319677 
Altera 40-nm Arria II GX FPGA轉(zhuǎn)入量產(chǎn)
Altera公司今天宣布，開始量產(chǎn)發(fā)售40-nm Arria® II GX FPGA系列的第一款器件。Arria II GX器件系列專門針對3-Gbps收發(fā)器應用，為用戶提供了
2010-02-25 09:21:161265 介紹了Arria II GX FPGA亮點，高速收發(fā)器特性，Arria II GX FPGA架構(gòu)以及Arria II GX FPGA 開發(fā)套件主要特性，開發(fā)板方框圖，詳細的開發(fā)
2010-07-27 17:03:443465 
摘要：在分析了鋰離子電池的充電過程和bqTINY—II系列電源管理芯片功能特點的基礎上，設計出了一種以bq24020芯片為核
2010-12-23 16:59:301288 
要求改變脈沖周期和輸出脈沖個數(shù)的脈沖輸出電路模塊在許多工業(yè)領(lǐng)域都有運用。采用數(shù)字器件設計周期和輸出個數(shù)可調(diào)節(jié)的脈沖發(fā)生模塊是方便可行的。為了使之具有高速、靈活的優(yōu)點，本文采用atelra公司的可編程芯片FPGA設計了一款周期和輸出個數(shù)可變的脈沖發(fā)生器
2011-01-20 13:40:286772 
本文提供的解決方案可防止FPGA設計被拷貝，即使配置比特流被捕獲，也可以保證FPGA設計的安全性。通過在握手令牌由MAX II器件傳送給FPGA之前，
2011-01-29 16:23:291628 
脈沖電源是一個應用很廣的技術(shù)領(lǐng)域。在粒子加速器裝置中的應用也已經(jīng)有40多年的歷史。脈沖電源在加速器裝置中的功用主要有二個： 1.束流偏轉(zhuǎn)：激勵脈沖磁鐵，快速的偏轉(zhuǎn)運動的帶電粒子。實現(xiàn)束流的注入(injection)、引出(extraction)和剔除(dumping)等操作。
2011-02-18 16:28:3571 首先分析了8PSK 軟解調(diào)算法的復雜度以及MAX算法的基本原理，并在Altera 公司的Stratix II 系列FPGA芯片上實現(xiàn)了此軟解調(diào)硬件模塊
2011-04-08 11:22:159209 
為了對運動控制系統(tǒng)中的脈沖進行精確控制以減少累計誤差,需要對脈沖進行分、倍頻和合成處理。介紹了通用的各種形式分頻器的實現(xiàn)方法,給出了在Altera公司的Cyclone II系列EP2C8Q208C8型
2011-06-13 16:53:5666 用大多數(shù)FPGA都可以實現(xiàn)一個數(shù)字UWB(超寬帶)脈沖發(fā)生器。本設計可以創(chuàng)建一個兩倍于FPGA時鐘頻率的脈沖信號(
2011-09-06 11:59:486142 
在直流電氣傳動系統(tǒng)中使用的可控直流電源大部分是晶閘管相控整流電源,而晶閘管觸發(fā)脈沖形成單元是晶閘管相控整流系統(tǒng)的重要組成部分.該設計采用FPGA實現(xiàn)智能電力電子控制器的研
2011-10-17 17:12:1373 為了對運動控制系統(tǒng)中的脈沖進行精確控制以減少累計誤差,需要對脈沖進行分、倍頻和合成處理。介紹了通用的各種形式分頻器的實現(xiàn)方法,給出了在Altera公司的CyclONe II系列EP2C8Q208C8型
2011-10-21 17:55:3432 Nios II內(nèi)核詳細實現(xiàn)
2012-10-17 13:59:4983 本系統(tǒng)采用經(jīng)濟型的Cyclone II FPGA芯片作為核心，基于Nios II軟核處理器，采用軟硬件結(jié)合的方式設計數(shù)碼相框并實現(xiàn)。
2013-01-08 11:07:159965 
Altera公司 （NASDAQ： ALTR）今天宣布推出Quartus? II軟件13.0版，這一軟件實現(xiàn)了性能最好的FPGA和SoC，提高了設計人員的效能。28 nm FPGA和SoC用戶的編譯
2013-05-07 14:30:304183 針對脈沖耦合神經(jīng)網(wǎng)絡（PCNN）具有神經(jīng)元脈沖同步激發(fā)、適合硬件實現(xiàn)的特點，提出了一種基于FPGA的PCNN實時處理系統(tǒng)。系統(tǒng)設計了時鐘分頻、串口通信、串并轉(zhuǎn)換、PCNN結(jié)構(gòu)和VGA顯示等功能
2015-12-21 10:16:246 NIOS_II各種性能表格對NIOS_II內(nèi)核在各種型號的FPGA上的實現(xiàn)的性能說明
2015-12-21 17:19:1522 dac0832ad08098259a，825382508255等芯片的fpga實現(xiàn)及仿真
2016-01-20 15:12:4713 基于Quartus_II_的FPGACPLD開發(fā)。
2016-05-20 11:16:3551 vhdl語法介紹FPGA設計實例nios ii設計實例北航版本
2016-07-14 17:34:1374 FPGA II實戰(zhàn)演練V1.0，感興趣的小伙伴們可以瞧一瞧。
2016-11-17 11:43:167 FPGA II實戰(zhàn)演練V1.0，感興趣的小伙伴們可以瞧一瞧。
2016-11-05 14:48:0412 FPGA-Quartus II各個器件源碼
2017-03-19 19:49:3959 電子發(fā)燒友網(wǎng)站提供《基于FPGA的脈沖信號參數(shù)測量儀的設計與實現(xiàn).pdf》資料免費下載
2017-05-27 08:00:0085 針對半導體激光器 （LD）脈 沖驅(qū)動工作 的需要 ，提 出了一種 新型的基于 FPGA技術(shù) 的 LD脈沖驅(qū)動電源的設計方法。結(jié)合 FPGA技術(shù) ，利用 日立 SH系列單片機 HD64F7045為控制
2017-11-09 17:28:0231 脈沖電源是什么?用戶的負載需要斷續(xù)加電，即按照一定的時間規(guī)律，向負載加電一定的時間，然后又斷電一定的時間，通斷一次形成一個周期。如此反復執(zhí)行，便構(gòu)成脈沖電源。例如對于無極性電解電容器的老練工藝中
2017-11-14 17:31:1634053 介紹一種采用FPGA（現(xiàn)場可編程門陣列電路）實現(xiàn)SDH（同步數(shù)字體系）設備時鐘芯片設計技術(shù)，硬件主要由1 個FPGA 和1 個高精度溫補時鐘組成．通過該技術(shù)，可以在FPGA 中實現(xiàn)需要專用芯片才能實現(xiàn)的時鐘芯片各種功能，而且輸入時鐘數(shù)量對比專用芯片更加靈活，實現(xiàn)該功能的成本降低三分之一．
2017-11-21 09:59:002653 
針對無線廣播系統(tǒng)對高精度的同步頻率信號的需求，設計一種基于AD9548芯片的鎖定CJPS秒脈沖的頻率源系統(tǒng)。分析了AD9548鎖相頻率合成器的基本原理以及工作特性，采用FPGA+AD9548芯片
2017-12-07 11:10:462 觀看這一視頻演示，了解Stratix? II GX FPGA是怎樣幫助您任意改變背板卡的位置，同時全面保持信號完整性不變的。利用Stratix II GX FPGA的即插即用信號完整性技術(shù)，您不
2018-06-22 03:56:002999 、功耗與實時性要求都很高的實時SAR成像系統(tǒng)，其應用十分廣泛。在整個有距離-多普勒(R-D)算法中方位脈沖壓縮系統(tǒng)是設計的關(guān)鍵。隨著FPGA芯片突飛猛進的發(fā)展，實時雷達成像方位脈沖壓縮系統(tǒng)在FPGA上實現(xiàn)變成了可能。
2018-12-30 11:10:005100 
關(guān)鍵詞：Quartus , FPGA , Stratix 與以前的版本相比，只需要一半的時間就能實現(xiàn)業(yè)界性能最好的設計 Altera公司今天宣布推出Quartus II軟件13.0版，這一軟件實現(xiàn)了
2018-09-25 09:12:011542 關(guān)鍵詞：FPGA , SignalTap 一、為啥別忘了我 嵌入式邏輯分析儀—SigbalTap II，是Altera Quartus II 自帶的嵌入式邏輯分析儀，與Modelsim軟件仿真
2018-10-01 15:30:011201 Stratix II是ALTERA公司生產(chǎn)的一款高性能FPGA器件。它采用TSMC的90 nm低k絕緣工藝技術(shù)生產(chǎn)，等價邏輯單元（LE）高達180 k，嵌入式存儲器容量達到9 MB。該器件不但具有
2018-10-24 14:45:141 基于FPGA芯片Stratix II EP2S60F672C4設計實現(xiàn)了數(shù)字基帶預失真系統(tǒng)中的環(huán)路延遲估計模塊。該模塊運用了一種環(huán)路延遲估計新方法，易于FPGA實現(xiàn)。同時，在信號失真的情況下也能給
2018-12-19 11:04:262192 
本文提出了一種基于FPGA的CPCI系統(tǒng)的設計和實現(xiàn)，使用廉價FPGA芯片實現(xiàn)CPCI通信協(xié)議，同時利用FPGA的可編程特性實現(xiàn)電源控制、靈活中斷、外部觸發(fā)、外部通信等特殊應用的功能，解決了CPCI協(xié)議經(jīng)過CPCI橋時的沖突問題。
2019-01-06 11:37:133401 
本文檔的主要內(nèi)容詳細介紹的是FPGA視頻教程之如何使用NIOS II處理器詳細資料免費下載。
2019-03-20 14:35:266 1.1兆比特的嵌入式內(nèi)存。Cyclone II FPGA采用臺積電90納米低K介電工藝在300毫米晶片上制造，以確?？焖倏捎眯院偷统杀尽Ｍㄟ^最小化硅區(qū)，Cyclone II設備可以在單個芯片上支持復雜
2019-03-25 08:00:0015 Nios II系列軟核處理器是Altera的第二代FPGA嵌入式處理器，其性能超過200DMIPS，在Altera FPGA中實現(xiàn)僅需35美分。Altera的Stratix 、Stratix GX
2019-09-26 07:00:002027 
Nios II系列軟核處理器是Altera的第二代FPGA嵌入式處理器，其性能超過200DMIPS，在Altera FPGA中實現(xiàn)僅需35美分。Altera的Stratix 、Stratix GX
2019-09-25 07:09:002849 
研制了基于現(xiàn)場可編程門陣列 （FPGA）實現(xiàn)的、用于± 50 0 kvar靜止補償器 （STATCOM）的 PWM脈沖發(fā)生器。該脈沖發(fā)生器通過接口單元接收 DSP寫入的 PWM脈沖寬度數(shù)據(jù) ，然后
2020-01-07 11:15:4324 Quartus II軟件為使用Altera？FPGA和CPLD設備進行設計的系統(tǒng)設計師提供了一個完整的軟件解決方案。Quartus II程序員是Quartus II軟件包的一部分，它允許您編程
2020-09-17 14:41:0034 在本輔導教材中，將重點講解如何將一個設計項目物理地實現(xiàn)于FPGA 芯片中。我們將展示如何用手工的方法選擇器件封裝的引腳，并且把這些引腳用做電路的輸入和輸出信號，此外還將描述如何使用Quartus II 編程器模塊把編譯完的電路傳送到所選擇的FPGA芯片中。
2020-10-27 16:26:0020 本文檔的主要內(nèi)容詳細介紹的是使用FPGA實現(xiàn)PWM電源的程序和工程文件免費下載。
2021-01-19 15:53:245 片多通道高速串行ADC用于X射線脈沖信號的采集，利用數(shù)字電位計及高壓電源模塊實現(xiàn)探測器偏置電壓的精細調(diào)節(jié)，利用數(shù)據(jù)存儲校正電路等完成采集數(shù)據(jù)的校正處理，并可通過圖像傳輸電路完成圖像數(shù)據(jù)的傳輸與顯示以及系統(tǒng)功能的調(diào)試。與上位
2021-06-01 09:37:4417 FPGA_ASIC-S698MSoC芯片中EDAC模塊的設計與實現(xiàn)(第四屆星載電源技術(shù)學術(shù)研討會)-該文檔為FPGA_ASIC-S698MSoC芯片中EDAC模塊的設計與實現(xiàn)總結(jié)文檔，是一份很不錯的參考資料，具有較高參考價值，感興趣的可以下載看看………………
2021-09-15 11:05:196 FPGA-SoC芯片中EDAC模塊的設計與實現(xiàn)(深圳市宇衡源電源技術(shù))-該文檔為FPGA-SoC芯片中EDAC模塊的設計與實現(xiàn)簡介文檔，是一份還算不錯的參考文檔，感興趣的可以下載看看，，，，，，，，，，，，，，，，，
2021-09-27 14:32:1813 本篇主要介紹Xilinx FPGA的電源設計，主要包括電源種類、電壓要求、功耗需求，上下電時序要求，常見的電源實現(xiàn)方案等。
2022-10-17 17:43:398052 用Quartus II開發(fā)ALTERA的FPGA時，有時候會發(fā)現(xiàn)沒有自己對應的芯片型號
2023-07-24 15:15:4017833 
FPGA芯片和人工智能芯片（AI芯片）在設計和應用上存在一些關(guān)鍵的區(qū)別，這些區(qū)別主要體現(xiàn)在它們的功能、優(yōu)化目標和適用場景上。
2024-03-14 17:26:022490 隨著科技的發(fā)展和制造業(yè)對高品質(zhì)、高精度焊接需求的增長，精密脈沖焊接技術(shù)在工業(yè)生產(chǎn)中的地位愈發(fā)重要。本文將深入探討高性能精密脈沖焊接電源的應用及其在實際工程中的實現(xiàn)路徑。
一、引言
精密
2024-11-16 09:27:121484 概述：?利用FPGA實現(xiàn)AD芯片的時序，進一步實現(xiàn)與AD芯片數(shù)據(jù)的交互，主要熟悉FPGA對時序圖的實現(xiàn)，掌握時序圖轉(zhuǎn)換Verilog硬件描述語言技巧后與其它芯片進行數(shù)據(jù)的交互也是類似的。 說明
2024-12-17 15:27:001613 
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評論