在通信技術(shù)領(lǐng)域中，數(shù)字信號(hào)處理系統(tǒng)通常是由DSP處理器（如TI的TMS320系列）來構(gòu)成。盡管DSP處理器具有通過軟件設(shè)計(jì)能實(shí)現(xiàn)不同功能的靈活性，但面對(duì)當(dāng)今通信技術(shù)的迅速發(fā)展，早已顯得力不從心，例如其硬件結(jié)構(gòu)的不可變性導(dǎo)致了其總線的不可變性，這就限制了DSP處理器在當(dāng)前許多要求能進(jìn)行結(jié)構(gòu)特性隨時(shí)變更場(chǎng)合中的應(yīng)用，如某些醫(yī)用設(shè)備、導(dǎo)航設(shè)備、工業(yè)控制等。至于在滿足速度要求方面，由于DSP處理器采用了順序執(zhí)行的CPU架構(gòu)，使得其對(duì)數(shù)據(jù)處理的速度受到了限制。雖然采用各類專用ASIC芯片可以解決并行性和速度的問題，但是高昂的開發(fā)設(shè)計(jì)費(fèi)用、耗時(shí)的設(shè)計(jì)周期及不靈活的純硬件結(jié)構(gòu)，使得其日益失去其實(shí)用性。

現(xiàn)代大容量、高速度的FPGA的出現(xiàn)，克服了上述方案的諸多不足。在這些FPGA中，一般都內(nèi)嵌有可配置的高速RAM、PLL、LVDS、LVTTL以及硬件乘法累加器等模塊，可以很方便地構(gòu)成各種數(shù)字信號(hào)處理器(DSP).用FPGA來實(shí)現(xiàn)數(shù)字信號(hào)處理可以很好地解決并行性和速度問題,而且其靈活的現(xiàn)場(chǎng)可配置特性,使得FPGA構(gòu)成的數(shù)字信號(hào)處理系統(tǒng)非常易于修改\易于測(cè)試及硬件升級(jí).

本文介紹利用MATLAB/Simulink、DSP Builder和Quartus工具軟件進(jìn)行數(shù)字信號(hào)處理器的設(shè)計(jì)，最后用FPGA實(shí)現(xiàn)。