現(xiàn)代社會(huì)的信息化和網(wǎng)絡(luò)化給人們的生活帶來了方便快捷，但隨之而來的信息安全隱患也日益明顯，加密技術(shù)則是解決這一問題的有效方法。2001年11月26日，美國(guó)國(guó)家標(biāo)準(zhǔn)技術(shù)研究所（NIST）正式批準(zhǔn)Rijndael算法為高級(jí)加密標(biāo)準(zhǔn)AES。AES密碼算法的加密速度快，安全級(jí)別高，已經(jīng)成為加密各種形式的電子數(shù)據(jù)的實(shí)際標(biāo)準(zhǔn)。目前，針對(duì)AES密碼算法的加密技術(shù)已成為研究熱點(diǎn)。論文提出了一種低成本的AES密碼算法的硬件實(shí)現(xiàn)方法，并且使用FPGA器件實(shí)現(xiàn)了具體的設(shè)計(jì)方案，最終設(shè)計(jì)了一個(gè)基于FPGA的AES加密芯片。

　　論文首先提出了AES密碼系統(tǒng)的體系結(jié)構(gòu)框架。系統(tǒng)采用非流水線結(jié)構(gòu)實(shí)現(xiàn)了ECB非反饋和CBC反饋兩種工作模式，提高了系統(tǒng)的可配置性，滿足了實(shí)際工作的需要。此外，在算法的具體實(shí)現(xiàn)過程中，采用了直接解密的算法結(jié)構(gòu)，通過可配置的S盒和優(yōu)化的逆列混合變換，部分消除了加密、解密硬件結(jié)構(gòu)的差異，達(dá)到了減少硬件資源的設(shè)計(jì)目標(biāo)。

　　然后，設(shè)計(jì)中使用VerilogHDL硬件描述語言對(duì)上述系統(tǒng)結(jié)構(gòu)框架進(jìn)行建模。根據(jù)相關(guān)文獻(xiàn)提供的測(cè)試數(shù)據(jù)，采用ModelSim工具對(duì)系統(tǒng)的各個(gè)模塊以及整個(gè)系統(tǒng)進(jìn)行了仿真驗(yàn)證，并且采用Altera公司的QuartusⅡ開發(fā)工具完成了系統(tǒng)的綜合編譯。綜合結(jié)果表明該AES密碼系統(tǒng)基本達(dá)到了低成本的預(yù)期設(shè)計(jì)目標(biāo)，在滿足加密、解密速度的基礎(chǔ)上，盡可能地減少了硬件資源的消耗，實(shí)現(xiàn)了規(guī)模和速度的平衡。

　　最后，將上述綜合編譯后生成的配置文件下載到Cyclone EP1C12Q240C8器件中，完成了FPGA的配置下載過程，從而完整地實(shí)現(xiàn)了AES密碼系統(tǒng)的設(shè)計(jì)過程，開發(fā)了一片基于FPGA的AES加密芯片。