如今， 大多數(shù)通訊系統(tǒng)均將FPGA作為其產(chǎn)品解決方案， 且已有大量FPGA應(yīng)用到通訊系統(tǒng)之中。為了達(dá)到降低系統(tǒng)維護(hù)的成本的目的，我們就需要實(shí)現(xiàn)FPGA遠(yuǎn)程更新重啟系統(tǒng)的功能。本文將以Xilinx VIRTEX-6 FPGA開發(fā)板為例，給大家介紹FPGA遠(yuǎn)程更新重啟系統(tǒng)的整個配置過程。

　　FPGA加載主要分為2 大類，一類是主動模式（ master ）另一類是從模式（ slave ）。在主動模式時FPGA會外掛存儲器存儲FPGA bit 映像，F(xiàn)PGA 會主動提供時鐘訪問外部存儲器。在從模式時， FPGA作為從設(shè)備被掛在控制器CPU上由處理器控制對FPGA編程。上述兩種模式中，因?yàn)閺哪Ｊ紽PGA由外部CPU控制編程， 可以通過遠(yuǎn)程更新CPU文件就可以實(shí)現(xiàn)對FPGA的版本更新，非常方便。但是當(dāng)CPU外掛的FPGA較多時會使系統(tǒng)加載時間過長，降低系統(tǒng)啟動速度。這里將利用FPGA 多重啟（ multi-boot ）功能實(shí)現(xiàn)在主動模式下版本更新。

　　遠(yuǎn)程更新流程

　　當(dāng)系統(tǒng)需要升級時，中心控制系統(tǒng)需要將新的FPGA比特映像文件直接發(fā)布到遠(yuǎn)程子系統(tǒng)，由遠(yuǎn)程子系統(tǒng)將比特文件更新到非易失存儲器。然后由FPGA內(nèi)部控制邏輯重新啟動。比特映像文件更新后，下次上電啟動將從新的比特映像文件。如圖 1FPGA遠(yuǎn)程更新系統(tǒng)

　　多重啟動 FPGA 介紹

　　a）多重啟動介紹

　　VIRTEX6可以支持2 套配置文件，第一個版本為安全版本存放在起始位置（ spi 起始地址為0），第二個版本為最終啟動版本。當(dāng)FPGA啟動時，加載控制器會從地址0 開始讀取加載指令。當(dāng)讀到WBSTAR和IPROG指令時， 控制器就跳轉(zhuǎn)到WBSTAR指定的地址讀取新的加載指令。在第二個配置文件中不再發(fā)IPROG指令，控制其將順序執(zhí)行以直到配置文件結(jié)束。配置順序如圖所示。