數(shù)字電子技術(shù)是根據(jù)“教育部高等學(xué)校電子信息科學(xué)與電氣信息類基礎(chǔ)課程教學(xué)指導(dǎo)分委員會(huì)制定的“數(shù)字電子技術(shù)基礎(chǔ)”課程教學(xué)基本要求編寫的。全書共11章，主要內(nèi)容有：數(shù)制與編碼、邏輯門、邏輯代數(shù)基礎(chǔ)、組合邏輯電路、時(shí)序邏輯電路、存儲(chǔ)器與可編程器件、D／A與A／D轉(zhuǎn)換器、脈沖波形的產(chǎn)生與整形電路等。
本書內(nèi)容豐富，深入淺出，突出工程應(yīng)用，便于自學(xué)。書中提供的400多張圖、表，700多道自測練習(xí)、例題和習(xí)題，能加深學(xué)生對(duì)所學(xué)知識(shí)的理解與運(yùn)用。
本書可作為高等學(xué)校電氣、電子信息類和部分非電類專業(yè)的本科生教材，也可作為高職高專的教材及有關(guān)工程技術(shù)人員的參考書。
本書附光盤1張。
1 數(shù)制與編碼
1.1 數(shù)字電路基礎(chǔ)知識(shí)
1.2 數(shù)制
1.3 數(shù)制轉(zhuǎn)換
1.4 二進(jìn)制編碼
本章小結(jié)
習(xí)題一
2 邏輯門
2.1 基本邏輯門
2.2 復(fù)合邏輯門
2.3 其他邏輯門
2.4 集成電路邏輯門
本章小結(jié)
習(xí)題二
3 邏輯代數(shù)基礎(chǔ)
3.1 概述
3.2 邏輯代數(shù)的運(yùn)算規(guī)則
3.3 邏輯函數(shù)的代數(shù)化簡法
3.4 邏輯函數(shù)的標(biāo)準(zhǔn)形式
3.5 邏輯函數(shù)的卡諾圖化簡法
本章小結(jié)
習(xí)題三
4 組合邏輯電路
4.1 組合邏輯電路的分析
4.2 組合邏輯電路的設(shè)計(jì)
4.3 編碼器
4.4 譯碼器
4.5 數(shù)據(jù)選擇器與數(shù)據(jù)分配器
4.6 加法器
4.7 比較器
4.8 碼組轉(zhuǎn)換電路
4.9 組合邏輯電路的競爭與冒險(xiǎn)
本章小結(jié)
習(xí)題四一
5 觸發(fā)器
5.1 RS觸發(fā)器
5.2 D觸發(fā)器
5.3 JK觸發(fā)器
5.4 不同類型觸發(fā)器的相互轉(zhuǎn)換
本章小結(jié)
習(xí)題五
6 寄存器與計(jì)數(shù)器
6.1 寄存器與移位寄存器
6.2 異步N進(jìn)制計(jì)數(shù)器
6.3 同步N進(jìn)制計(jì)數(shù)器
6.4 集成計(jì)數(shù)器
本章小結(jié)
習(xí)題六
7 時(shí)序邏輯電路的分析與設(shè)計(jì)
7.1 概述

7.2 時(shí)序邏輯電路的分析
7.3 同步時(shí)序邏輯電路的設(shè)計(jì)
本章小結(jié)
習(xí)題七
8 存儲(chǔ)器與可編程邏輯器件
8.1 存儲(chǔ)器概述
8.2 RAM
8.3 ROM
8.4 快閃存儲(chǔ)器
8.5 存儲(chǔ)器的擴(kuò)展
8.6 可編程陣列邏輯
8.7 通用陣列邏輯
8.8 CPLD、FPGA和在系統(tǒng)編程技術(shù)簡介
本章小結(jié)
習(xí)題八
9 D／A轉(zhuǎn)換器和A／D轉(zhuǎn)換器
9.1 概述
9.2 D／A轉(zhuǎn)換器
9.3 A／D轉(zhuǎn)換器
本章小結(jié)
習(xí)題九
10 脈沖波形的產(chǎn)生與整形電路
10.1 概述
10.2 多諧振蕩器
10.3 單穩(wěn)態(tài)觸發(fā)器
10.4 施密特觸發(fā)器
10.5 555定時(shí)器及其應(yīng)用
本章小結(jié)
習(xí)題十
11 數(shù)字集成電路簡介
11.1 TTL門電路
11.2 CMOS門電路
11.3 數(shù)字集成電路的使用
本章小結(jié)
習(xí)題十一
參考文獻(xiàn)
專業(yè)詞匯漢英對(duì)照