氮化鎵場(chǎng)效應(yīng)晶體管的柵極驅(qū)動(dòng)集成電路的選擇

　　隨著寬帶的可用性（WBG）設(shè)備，很多電源設(shè)計(jì)人員已經(jīng)開(kāi)始研究基于氮化鎵上硅場(chǎng)效應(yīng)管的優(yōu)點(diǎn)（GaN-on-Si）為各種新的設(shè)計(jì)和新應(yīng)用。與他們的客戶(hù)保持一致，一些供應(yīng)商已經(jīng)出現(xiàn)，以滿(mǎn)足這種需求。然而，在開(kāi)始這條道路之前，重要的是要了解硅和GaN晶體管之間的關(guān)鍵差異，因?yàn)樗鼈兊尿?qū)動(dòng)要求將是不同的。

　　與硅MOSFET，氮化鎵基場(chǎng)效應(yīng)晶體管（GaN）運(yùn)行的速度快得多在較低的柵極閾值電壓。此外，對(duì)于GaN FET的內(nèi)部柵極電阻更低，體二極管的反向恢復(fù)特性遠(yuǎn)優(yōu)于（GRR是零）。有一些輸出電容，但它明顯低于硅。1現(xiàn)實(shí)中，GaN晶體管提供了一個(gè)很低的數(shù)字的優(yōu)點(diǎn)（FOM）由于較低的電阻（RDS（on））和柵極電荷QG同行相比，硅。更重要的是，GaN晶體管不遭受像MOSFET的強(qiáng)負(fù)溫度系數(shù)。因此，對(duì)于GaN FET的驅(qū)動(dòng)要求，是否正?；蜿P(guān)閉，將完全不同與硅MOSFET。

　　As a result， to extract full advantage from these new high-performance transistors， designers must understand how to first drive them efficiently so that both the conduction and switching losses of the GaN FETs are minimized. Besides implementing optimal gate drive， PCB layouts and thermal design considerations are also equally important for these WBG devices to realize the best system performance and reliability.