為什么要在意電源系統(tǒng)的信號完整性？ 隨著人工智能、物聯(lián)網(wǎng)、VR/AR等技術的發(fā)展，相應的硬件技術也在日新月異。芯片的集成度也越來越高，內部的晶體管數(shù)量也越來越多。但是芯片的外片管腳是有限的，只能依靠內外部有限的供電管腳為內部數(shù)以億計的晶體管供電。對于內部各個晶體管的操作通常由內核時鐘及片內外設時鐘來同步的，由于內部延時的原因，更晶體管的轉換狀態(tài)是不可能一致的。這就會導致電源噪聲在系統(tǒng)內部相互傳遞。 除了影響芯片內部的正常工作狀態(tài)，他還會對晶振、PLL、DLL的抖動特性及AD/DA轉換電路的精度產(chǎn)生影響。 電源系統(tǒng)的噪聲余量分析 絕大多數(shù)芯片都會給出一個工作電壓的范圍，這個值通常是5%。而這些限制主要考慮兩個部分，一個是電源芯片穩(wěn)壓的誤差，而另外一個則是電源噪聲的峰值幅度。 在我們選擇的電源芯片即使可以達到要求，也要看芯片達到要求的條件，如：外圍器件的電阻電容的參數(shù)影響、工作環(huán)境是否符合穩(wěn)壓芯片的的推薦環(huán)境、負載狀況是否滿足條件等。 電源噪聲是如何產(chǎn)生的呢？ 電源噪聲主要來源與三個方面。 1、穩(wěn)壓芯片本身的輸出并不是恒定的，會有一定的紋波。 2、穩(wěn)壓電源無法實時及時響應負載的對于電流需求的變化。 穩(wěn)壓電源芯片通常通過感值電壓變化來調整其輸出電流，從而把電壓調整回額定的輸出電壓。多數(shù)常用的穩(wěn)壓電源的負載響應的時間通常在毫秒級甚至是微妙級。因此對于負載變化頻率在幾百千赫茲的以內時，穩(wěn)壓源都為做出較好的反應，保證電壓輸出不會出現(xiàn)跌落。但是當負載變化的超出這一頻率時，往往會導致輸出電壓的跌落，從而產(chǎn)生電源噪聲。 3、負載變化電流在電源路徑阻抗及地路徑阻抗產(chǎn)生的電壓壓降。 硬件物聯(lián)網(wǎng)人工智能設計 本文轉載自：何雪濤硬件設計 轉載地址： 聲明：本文為轉載文章，轉載此文目的在于傳遞更多信息，版權歸原作者所有，如涉及侵權，請聯(lián)系小編郵箱： 進行處理。 (mbbeetchina)