ASIC、FPGA和DSP的應(yīng)用領(lǐng)域呈現(xiàn)相互覆蓋的趨勢(shì)，使設(shè)計(jì)人員必須在軟件無(wú)線電結(jié)構(gòu)設(shè)計(jì)中重新考慮器件選擇策略問(wèn)題。本文從可編程性、集成度、開發(fā)周期、性能和功率五個(gè)方面論述了選擇ASIC、FPGA和DSP的重要準(zhǔn)則。軟件無(wú)線電（SDR）結(jié)構(gòu)一直被認(rèn)為是基站開發(fā)的靈丹妙藥，而隨著其適應(yīng)新協(xié)議的能力不斷增強(qiáng)，軟件無(wú)線電結(jié)構(gòu)已被一些設(shè)計(jì)人員視為在單個(gè)基礎(chǔ)架構(gòu)設(shè)計(jì)中支持多種無(wú)線協(xié)議的重要解決方案。直到最近，軟件無(wú)線電仍然只是大多數(shù)通信系統(tǒng)設(shè)計(jì)人員的規(guī)劃藍(lán)圖而已，但這一局面正迅速得到改觀。隨著3G無(wú)線業(yè)務(wù)的日趨臨近，設(shè)計(jì)人員又對(duì)在基礎(chǔ)架構(gòu)設(shè)計(jì)中實(shí)現(xiàn)軟件無(wú)線電結(jié)構(gòu)產(chǎn)生了濃厚的興趣。實(shí)現(xiàn)軟件無(wú)線電傳統(tǒng)的無(wú)線基礎(chǔ)架構(gòu)設(shè)計(jì)可采用ASIC、DSP和FPGA器件的組合加以實(shí)現(xiàn)。在這些設(shè)計(jì)中，ASIC和FPGA通常負(fù)責(zé)處理高級(jí)編碼機(jī)制，如Reed Solomon編碼、Viterbi編碼及Rake接收機(jī)，而DSP則負(fù)責(zé)語(yǔ)音編碼及其他語(yǔ)音處理任務(wù)。在由傳統(tǒng)的無(wú)線架構(gòu)設(shè)計(jì)轉(zhuǎn)向軟件無(wú)線電設(shè)計(jì)的過(guò)程中，DSP、FPGA和ASIC之間的功能劃分也在發(fā)生變化。ASIC逐漸提供更多的可編程功能，而DSP和FPGA則開始具備ASIC的傳統(tǒng)處理功能，三者之間的界限正變得日益模糊。因此，當(dāng)設(shè)計(jì)人員設(shè)計(jì)軟件無(wú)線電時(shí)，他們發(fā)現(xiàn)已很難劃分ASIC、DSP和FPGA三者之間的功能界限?，F(xiàn)在設(shè)計(jì)人員必須耗費(fèi)相當(dāng)多的精力來(lái)權(quán)衡下面一些問(wèn)題：傳統(tǒng)上由ASIC實(shí)現(xiàn)的功能能否由FPGA或DSP更好地加以實(shí)現(xiàn)？或者傳統(tǒng)上由DSP實(shí)現(xiàn)的功能是否由FPGA或ASIC實(shí)現(xiàn)更為合適？因此問(wèn)題的核心是如何制訂出正確的選擇準(zhǔn)則并對(duì)每種處理方案進(jìn)行有效的評(píng)估。

　　在選擇任何準(zhǔn)則之前，有必要給出軟件無(wú)線電的精確定義。在底板各處，開發(fā)人員可為軟件無(wú)線電結(jié)構(gòu)的構(gòu)成給出許多不同的定義，但本文將采用軟件無(wú)線電論壇（www.sdrforum.org）的方法，將軟件無(wú)線電定義為“在較大頻率范圍內(nèi)，能對(duì)目前已有的以及將來(lái)會(huì)出現(xiàn)的諸多調(diào)制技術(shù)、寬帶及窄帶操作、通信安全功能（如跳頻）和信號(hào)波形等的標(biāo)準(zhǔn)要求進(jìn)行軟件控制的無(wú)線電”。歷史上，采用單個(gè)空間接口標(biāo)準(zhǔn)設(shè)計(jì)的噴氣式飛機(jī)中已經(jīng)實(shí)現(xiàn)了數(shù)字無(wú)線系統(tǒng)，該設(shè)計(jì)在考慮成本的基礎(chǔ)上（見圖１），使用了任意可編程器件對(duì)系統(tǒng)進(jìn)行評(píng)估。而在軟件無(wú)線電中，無(wú)線電的每個(gè)主要功能器件（包括射頻收發(fā)器）都具備在空中進(jìn)行重配置以支持多種空間接口標(biāo)準(zhǔn)的特性。