SIP是System in Package （系統(tǒng)級(jí)封裝、系統(tǒng)構(gòu)裝）的簡(jiǎn)稱(chēng)，這是基于SoC所發(fā)展出來(lái)的種封裝技術(shù)，根據(jù)Amkor對(duì)SiP定義為“在一IC包裝體中，包含多個(gè)芯片或一芯片，加上被動(dòng)組件、電容、電阻、連接器、天線…等任一組件以上之封裝，即視為 SiP”，也就是說(shuō)在一個(gè)封裝內(nèi)不僅可以組裝多個(gè)芯片，還可以將包含上述不同類(lèi)型的器件和電路芯片疊在一起，構(gòu)建成更為復(fù)雜的、完整的系統(tǒng)。 SiP包括了多芯片模組（Multi-chip Module；MCM）技術(shù)、多芯片封裝（Multi-chip Package；MCP）技術(shù)、芯片堆疊（Stack Die）、 PoP （Package on Package）、PiP （Package in Package） ，以及將主/被動(dòng)組件內(nèi)埋于基板（Embedded Substrate）等技術(shù)。以結(jié)構(gòu)外觀來(lái)說(shuō)，MCM屬于二維的2D構(gòu)裝，而MCP、Stack Die、PoP、PiP等則屬于立體的3D構(gòu)裝；由于3D更能符合小型化、高效能等需求，因而在近年來(lái)備受業(yè)界青睞。 SiP封裝中互連技術(shù)（Interconnection） 多以打線接合（Wire Bonding） 為主，少部分還采用覆晶技術(shù)（Flip Chip），或是Flip Chip 搭配Wire Bonding 作為與Substrate （IC載板） 間的互連。但以Stack Die （堆疊芯片） 為例，上層的芯片仍需藉由Wire Bonding 來(lái)連接，當(dāng)堆疊的芯片數(shù)增加，越上層的芯片所需的Wire Bonding長(zhǎng)度則將越長(zhǎng)，也因此影響了整個(gè)系統(tǒng)的效能；而為了保留打線空間的考慮，芯片與芯片間則需適度的插入Interposer，造成封裝厚度的增加。隨著SoC制程技術(shù)從微米（Micrometer）邁進(jìn)納米的快速演進(jìn)，單一芯片內(nèi)所能容納的電晶體數(shù)目將愈來(lái)愈多，同時(shí)提升SoC的整合能力，并滿(mǎn)足系統(tǒng)產(chǎn)品對(duì)低功耗、低成本及高效能之要求。但是當(dāng)半導(dǎo)體制程進(jìn)入納米世代后，SoC所面臨的各種問(wèn)題，也愈來(lái)愈難以解決，如制程微縮的技術(shù)瓶頸及成本愈來(lái)愈大、SoC芯片開(kāi)發(fā)的成本與時(shí)間快速攀升、異質(zhì)（Heterogeneous ）整合困難度快速提高、產(chǎn)品生命周期變短，及時(shí)上市的壓力變大，使SiP技術(shù)有發(fā)展的機(jī)會(huì)。