??1引言 ? ??混合（Hybrid Integrated Circuit）是由半導(dǎo)體集成工藝與厚（薄）膜工藝結(jié)合而制成的集成電路?；旌霞呻娐肥窃诨嫌贸赡し椒ㄖ谱骱衲せ虮∧ぴ捌浠ミB線，并在同一基片上將分立的半導(dǎo)體芯片、單片集成電路或微型元件混合組裝，再外加封裝而成。具有組裝密度大、可靠性高、電性能好等特點(diǎn)。 ??隨著尺寸變小、布線密度加大以及工作頻率的不斷提高，電路中的電磁干擾現(xiàn)象也越來(lái)越突出，電磁兼容問(wèn)題也就成為一個(gè)電子系統(tǒng)能否正常工作的關(guān)鍵。電路板的電磁兼容設(shè)計(jì)成為系統(tǒng)設(shè)計(jì)的關(guān)鍵。 ? ??2電磁兼容原理 ? ??電磁兼容是指電子設(shè)備和電源在一定的電磁干擾環(huán)境下正?？煽抗ぷ鞯哪芰?，同時(shí)也是電子設(shè)備和電源限制自身產(chǎn)生電磁干擾和避免干擾周?chē)渌娮釉O(shè)備的能力。 ??任何一個(gè)電磁干擾的發(fā)生必須具備三個(gè)基本條件：首先要具備干擾源，也就是產(chǎn)生有害電磁場(chǎng)的裝置或設(shè)備;其次是要具有傳播干擾的途徑，通常認(rèn)為有兩種方式：傳導(dǎo)耦合方式和輻射耦合方式，第三是要有易受干擾的敏感設(shè)備。因此，解決電磁兼容性問(wèn)題應(yīng)針對(duì)電磁干擾的三要素，逐一進(jìn)行解決：減小干擾發(fā)生元件的干擾強(qiáng)度;切斷干擾的傳播途徑;降低系統(tǒng)對(duì)干擾的敏感程度。 ??混合中存在的電磁干擾有：傳導(dǎo)干擾、串音干擾以及輻射干擾。在解決問(wèn)題時(shí)，首先應(yīng)確定發(fā)射源的耦合途徑是傳導(dǎo)的、輻射的，還是串音。如果一個(gè)高幅度的瞬變電流或快速上升的電壓出現(xiàn)在靠近載有信號(hào)的導(dǎo)體附近，電磁干擾的問(wèn)題主要是串音。如果干擾源和敏感器件之間有完整的電路連接，則是傳導(dǎo)干擾。而在兩根傳輸高頻信號(hào)的平行導(dǎo)線之間則會(huì)產(chǎn)生輻射干擾。 ? ??3電磁兼容設(shè)計(jì) ? ??在混合集成電路電磁兼容性設(shè)計(jì)時(shí)首先要做功能性檢驗(yàn)，在方案已確定的電路中檢驗(yàn)電磁兼容性指標(biāo)能否滿足要求，若不滿足就要修改參數(shù)來(lái)達(dá)到指標(biāo)，如發(fā)射功率、工作頻率、重新選擇器件等。其次是做防護(hù)性設(shè)計(jì)，包括濾波、屏蔽、接地與搭接設(shè)計(jì)等。第三是做布局的調(diào)整性設(shè)計(jì)，包括總體布局的檢驗(yàn)，元器件及導(dǎo)線的布局檢驗(yàn)等。通常，電路的電磁兼容性設(shè)計(jì)包括：工藝和部件的選擇、電路布局及導(dǎo)線的布設(shè)等。 ??3.1工藝和部件的選取 ??混合集成電路有三種制造工藝可供選擇，單層薄膜、多層厚膜和多層共燒厚膜。薄膜工藝能夠生產(chǎn)高密度混合電路所需的小尺寸、低功率和高電流密度的元器件，具有高質(zhì)量、穩(wěn)定、可靠和靈活的特點(diǎn)，適合于高速高頻和高封裝密度的電路中。但只能做單層布線且成本較高。多層厚膜工藝能夠以較低的成本制造多層互連電路， 從電磁兼容的角度來(lái)說(shuō)，多層布線可以減小線路板的電磁輻射并提高線路板的抗干擾能力。因?yàn)榭梢栽O(shè)置專(zhuān)門(mén)的電源層和地層，使信號(hào)與地線之間的距離僅為層間距離。這樣，板上所有信號(hào)的回路面積就可以降至最小，從而有效減小差模輻射。 ??其中多層共燒厚膜工藝具有更多的優(yōu)點(diǎn)，是目前無(wú)源集成的主流技術(shù)。它可以實(shí)現(xiàn)更多層的布線，易于內(nèi)埋元器件，提高組裝密度，具有良好的高頻特性和高速傳輸特性。此外，與薄膜技術(shù)具有良好的兼容性，二者結(jié)合可實(shí)現(xiàn)更高組裝密度和更好性能的混合多層電路。 ??混合電路中的有源器件一般選用裸芯片，沒(méi)有裸芯片時(shí)可選用相應(yīng)的封裝好的芯片，為得到最好的EMC特性，盡量選用表貼式芯片。選擇芯片時(shí)在滿足產(chǎn)品技術(shù)指標(biāo)的前提下，盡量選用低速時(shí)鐘。在HC能用時(shí)絕不使用AC，CMOS4000能行就不用HC。電容應(yīng)具有低的等效串聯(lián)電阻，這樣可以避免對(duì)信號(hào)造成大的衰減。 ??混合電路的封裝可采用可伐金屬的底座和殼蓋，平行縫焊，具有很好的屏蔽作用。 ??3.2電路的布局 ??在進(jìn)行混合微電路的布局劃分時(shí)，首先要考慮三個(gè)主要因素：輸入/輸出引腳的個(gè)數(shù)，器件密度和功耗。一個(gè)實(shí)用的規(guī)則是片狀元件所占面積為基片的20%，每平方英寸耗散功率不大于2W。 ??在器件布置方面，原則上應(yīng)將相互有關(guān)的器件盡量靠近，將、模擬電路及電源電路分別放置，將高頻電路與低頻電路分開(kāi)。易產(chǎn)生噪聲的器件、小電流電路、大電流電路等應(yīng)盡量遠(yuǎn)離邏輯電路。對(duì)時(shí)鐘電路和高頻電路等主要干擾和輻射源應(yīng)單獨(dú)安排，遠(yuǎn)離敏感電路。輸入輸出芯片要位于接近混合電路封裝的I/O出口處。 ??高頻元器件盡可能縮短連線，以減少分布參數(shù)和相互間的電磁干擾，易受干擾元器件不能相互離得太近，輸入輸出盡量遠(yuǎn)離。震蕩器盡可能靠近使用時(shí)鐘芯片的位置，并遠(yuǎn)離信號(hào)接口和低電平信號(hào)芯片。元器件要與基片的一邊平行或垂直，盡可能使元器件平行排列，這樣不僅會(huì)減小元器件之間的分布參數(shù)，也符合混合電路的制造工藝，易于生產(chǎn)。 ??在混合電路基片上電源和接地的引出焊盤(pán)應(yīng)對(duì)稱布置，最好均勻地分布許多電源和接地的I/O連接。裸芯片的貼裝區(qū)連接到最負(fù)的電位平面。 ??在選用多層混合電路時(shí)，電路板的層間安排隨著具體電路改變，但一般具有以下特征。 ??（1）電源和地層分配在內(nèi)層，可視為屏蔽層，可以很好地抑制電路板上固有的共模RF干擾，減小高頻電源的分布阻抗。 ??（2）板內(nèi)電源平面和地平面盡量相互鄰近，一般地平面在電源平面之上，這樣可以利用層間電容作為電源的平滑電容，同時(shí)接地平面對(duì)電源平面分布的輻射電流起到屏蔽作用。 ??（3）布線層應(yīng)盡量安排與電源或地平面相鄰以產(chǎn)生通量對(duì)消作用。 ??3.3導(dǎo)線的布局 ??在中，往往只注重提高布線密度，或追求布局均勻，忽視了線路布局對(duì)預(yù)防干擾的影響，使大量的信號(hào)輻射到空間形成干擾，可能會(huì)導(dǎo)致更多的電磁兼容問(wèn)題。因此，良好的布線是決定設(shè)計(jì)成功的關(guān)鍵。 ??3.3.1地線的布局 ??地線不僅是電路工作的電位參考點(diǎn)，還可以作為信號(hào)的低阻抗回路。地線上較常見(jiàn)的干擾就是地環(huán)路電流導(dǎo)致的地環(huán)路干擾。解決好這一類(lèi)干擾問(wèn)題，就等于解決了大部分的電磁兼容問(wèn)題。地線上的噪音主要對(duì)數(shù)字電路的地電平造成影響，而數(shù)字電路輸出低電平時(shí)，對(duì)地線的噪聲更為敏感。地線上的干擾不僅可能引起電路的誤動(dòng)作，還會(huì)造成傳導(dǎo)和輻射發(fā)射。因此，減小這些干擾的重點(diǎn)就在于盡可能地減小地線的阻抗（對(duì)于數(shù)字電路，減小地線電感尤為重要）。 ??地線的布局要注意以下幾點(diǎn)： ??（1）根據(jù)不同的電源電壓，數(shù)字電路和模擬電路分別設(shè)置地線。 ??（2）公共地線盡可能加粗。在采用多層厚膜工藝時(shí)，可專(zhuān)門(mén)設(shè)置地線面，這樣有助于減小環(huán)路面積，同時(shí)也降低了接受天線的效率。并且可作為信號(hào)線的屏蔽體。 ??（3）應(yīng)避免梳狀地線，這種結(jié)構(gòu)使信號(hào)回流環(huán)路很大，會(huì)增加輻射和敏感度，并且芯片之間的公共阻抗也可能造成電路的誤操作。 ??（4）板上裝有多個(gè)芯片時(shí)，地線上會(huì)出現(xiàn)較大的電位差，應(yīng)把地線設(shè)計(jì)成封閉環(huán)路，提高電路的噪聲容限。 ??（5）同時(shí)具有模擬和數(shù)字功能的電路板，模擬地和數(shù)字地通常是分離的，只在電源處連接。 ??3.3.2電源線的布局