電子發(fā)燒友網(wǎng)>電子資料下載>電子資料>使用轉(zhuǎn)換循環(huán)模塊快速創(chuàng)建低抖動、高頻時鐘

使用轉(zhuǎn)換循環(huán)模塊快速創(chuàng)建低抖動、高頻時鐘

1774288 2022-11-24 | pdf | 331.71KB | 次下載 | 免費

資料介紹

儀器儀表和測量系統(tǒng)的設(shè)計人員需要低抖動、無雜散的信號，以便提供滿足日益苛刻的客戶要求所需的信噪比 (SNR) 或誤差矢量幅度 (EVM)。同時，他們還面臨著減少電路板占用空間以及設(shè)計成本和復(fù)雜性的巨大壓力。后者對于縮短開發(fā)時間以滿足縮短的上市時間窗口至關(guān)重要。儀器儀表和測量系統(tǒng)的設(shè)計人員需要低抖動、無雜散的信號，以便提供滿足日益苛刻的客戶要求所需的信噪比 (SNR) 或誤差矢量幅度 (EVM)。同時，他們還面臨著減少電路板占用空間以及設(shè)計成本和復(fù)雜性的巨大壓力。后者對于縮短開發(fā)時間以滿足縮短的上市時間窗口至關(guān)重要。為了應(yīng)對眾多應(yīng)用挑戰(zhàn)，工程師需要將他們的儀器儀表和測量時鐘解決方案從定制的傳統(tǒng)分立設(shè)計轉(zhuǎn)變?yōu)楦蛹傻慕鉀Q方案。朝著這個方向邁出的重要一步是使用集成平移鎖相環(huán) (PLL)。這允許對傳統(tǒng)壓控振蕩器 (VCO) 信號進行頻率上變頻，同時基本保持固定外部本地振蕩器 (LO) 的抖動和相位噪聲。為了應(yīng)對眾多應(yīng)用挑戰(zhàn)，工程師需要將他們的儀器儀表和測量時鐘解決方案從定制的傳統(tǒng)分立設(shè)計轉(zhuǎn)變?yōu)楦蛹傻慕鉀Q方案。朝著這個方向邁出的重要一步是使用集成平移鎖相環(huán) (PLL)。這允許對傳統(tǒng)壓控振蕩器 (VCO) 信號進行頻率上變頻，同時基本保持固定外部本地振蕩器 (LO) 的抖動和相位噪聲。本文討論了轉(zhuǎn)換環(huán)路在實現(xiàn)業(yè)界最低集成相位噪聲方面的作用。例如，它介紹了Analog Devices的本文討論了轉(zhuǎn)換環(huán)路在實現(xiàn)業(yè)界最低集成相位噪聲方面的作用。例如，它介紹了Analog Devices的ADF4401AADF4401A轉(zhuǎn)換環(huán)路系統(tǒng)級封裝 (TL SiP)，并展示了它如何通過具有亞 10 飛秒 (fs) rms 寬帶集成抖動能力和增強隔離的輸出信號來滿足性能要求衰減雜散元件，同時滿足設(shè)計人員的集成、成本、復(fù)雜性和上市時間需求。轉(zhuǎn)換環(huán)路系統(tǒng)級封裝 (TL SiP)，并展示了它如何通過具有亞 10 飛秒 (fs) rms 寬帶集成抖動能力和增強隔離的輸出信號來滿足性能要求衰減雜散元件，同時滿足設(shè)計人員的集成、成本、復(fù)雜性和上市時間需求。傳統(tǒng) PLL 與轉(zhuǎn)換循環(huán)操作傳統(tǒng) PLL 與轉(zhuǎn)換循環(huán)操作轉(zhuǎn)換環(huán)路的主要目的是生成鎖定到輸入?yún)⒖夹盘柕妮敵鲂盘?，與傳統(tǒng) PLL 相比，帶內(nèi)相位噪聲顯著降低。轉(zhuǎn)換環(huán)路的主要目的是生成鎖定到輸入?yún)⒖夹盘柕妮敵鲂盘?，與傳統(tǒng) PLL 相比，帶內(nèi)相位噪聲顯著降低。標準 PLL 由一個反饋系統(tǒng)組成，該反饋系統(tǒng)包含鑒頻鑒相器 (PFD)、電荷泵、低通濾波器 (LPF)、VCO 和反饋分頻器 N（圖 1）。標準 PLL 由一個反饋系統(tǒng)組成，該反饋系統(tǒng)包含鑒頻鑒相器 (PFD)、電荷泵、低通濾波器 (LPF)、VCO 和反饋分頻器 N（圖 1）。圖 1：標準 PLL 鎖定到較低頻率 (F 圖 1：標準 PLL 鎖定到較低頻率 (F PFDPFD ) 參考并生成輸出頻率 (F