AS1773協(xié)議

AS1773由美國(guó)汽車工程師協(xié)會(huì)制訂，是MIL-STD-1773的增強(qiáng)版[1]，現(xiàn)已被廣泛應(yīng)用于航空、航天及工業(yè)控制等各個(gè)領(lǐng)域。該標(biāo)準(zhǔn)協(xié)議處理部分與MIL-STD-1773幾乎完全一樣。僅僅在傳輸速率上改為20 Mbps，在狀態(tài)字/命令字前面增加了前導(dǎo)碼。因此，AS1773和MIL-STD-1773兩種總線終端可采用相同的協(xié)議處理部分來(lái)實(shí)現(xiàn)。

AS1773協(xié)議簡(jiǎn)介
1773總線上一共有總線控制器(Bus Controller, BC)、遠(yuǎn)程終端(Remote Terminal, RT)和總線監(jiān)視器(Bus Monitor, BM)三種類型的終端。這三種終端都連接到總線上從而形成廣播信道。每個(gè)終端通常同時(shí)連接到多條總線上，并從中選擇一條總線用作平時(shí)通信的主總線，而其他總線則作為空閑的冗余總線，一旦主總線發(fā)生故障所有終端就切換到冗余總線繼續(xù)進(jìn)行通信。所有終端在總線上以20 Mb/s的速度傳送信息，總線上最多能連接32個(gè)終端[2]。

突發(fā)同步
一般來(lái)講，數(shù)據(jù)通信中通常包括三種形式的數(shù)據(jù)格式，如圖1所示。第一種是連續(xù)模式，數(shù)據(jù)連續(xù)發(fā)送，而且“1”和“0”的比例接近平衡，兩個(gè)邏輯變化之間的間隔是嚴(yán)格固定的，例如在點(diǎn)到點(diǎn)通信中的4B5B線路碼等。第二種是突發(fā)模式，“1”和“0”的比例以及兩個(gè)邏輯變化之間的間隔是沒(méi)有嚴(yán)格的限制的，例如串行通信的RS-232接口。第三種是報(bào)模式和突發(fā)模式的混合模式，不同的報(bào)的幅度值可能是不同的，并且，不同的報(bào)之間有一個(gè)保護(hù)時(shí)間。這種類型的數(shù)據(jù)通常出現(xiàn)在報(bào)文傳輸?shù)耐ㄐ胖?，?a target="_blank">以太網(wǎng)等。對(duì)于突發(fā)同步來(lái)說(shuō)，就是要對(duì)接收的突發(fā)數(shù)據(jù)進(jìn)行同步
[2]。通過(guò)對(duì)異步傳輸模式—無(wú)源光網(wǎng)絡(luò)(Asynchronous Transfer Moder-Passive Optical Network, ATM-PON)的研究，可以發(fā)現(xiàn)ATM-PON的突發(fā)同步和1773協(xié)議突發(fā)同步比較類似，僅在前導(dǎo)的格式要求方面有一點(diǎn)區(qū)別。ATM-PON的前導(dǎo)包括前導(dǎo)碼、防護(hù)時(shí)間、功率恢復(fù)BYTE、突發(fā)同步關(guān)鍵字、BYTE 同步關(guān)鍵字等；1773的前導(dǎo)為16 b的“1”。因此可以在研究ATM-PON的基礎(chǔ)上，對(duì)其進(jìn)行適當(dāng)?shù)男薷?，?lái)滿足1773協(xié)議的突發(fā)同步要求。對(duì)于ATM-PON的突發(fā)同步，目前主要有模擬、門控振蕩、多相時(shí)鐘三種方法對(duì)突發(fā)數(shù)據(jù)進(jìn)行同步處理。下面對(duì)這三種方法分別進(jìn)行說(shuō)明。

圖1 數(shù)據(jù)格式

?模擬
本地時(shí)鐘信號(hào)和數(shù)據(jù)信號(hào)經(jīng)過(guò)限幅后進(jìn)行積分，其中數(shù)據(jù)信號(hào)分為兩路積分，一路為高電平，一路為低電平。時(shí)鐘和數(shù)據(jù)經(jīng)過(guò)積分后的信號(hào)送入比較器，由跟蹤采樣電路對(duì)比較器輸出的差值進(jìn)行采樣，采樣值用于控制壓控移相器，使輸入信號(hào)得到合適的延時(shí)，完成同步過(guò)程。
2.2 門控振蕩
這種方法的原理圖如圖2所示。振蕩系統(tǒng)包括3個(gè)振蕩器。A、B用于同步輸入信號(hào)，C用于控制A，B。A，B輸出的方波頻率要和輸入頻率一致。每一個(gè)振蕩器隨信號(hào)變化開(kāi)啟或關(guān)斷，從而和輸入信號(hào)達(dá)到同步。如果振蕩器輸出頻率和輸入信號(hào)頻率一致的話，即使信號(hào)有長(zhǎng)的連“0”或連“1”也可以保持同步。為了使A，B振蕩器達(dá)到一致。可以采用自動(dòng)調(diào)諧的方式，引入1個(gè)主振C，使其連續(xù)運(yùn)轉(zhuǎn)，并用鎖相環(huán)使它與外部固定參考頻率保持一致。頻率校制信號(hào)由兩個(gè)從振共享．從而使輸出時(shí)鐘達(dá)到理想要求[3]。這種無(wú)記憶系統(tǒng)有一個(gè)非常重要的持性，那就是在門控振蕩器關(guān)閉時(shí)，任何由于振蕩顛串或傳輸速率不匹配而積累的相位錯(cuò)誤都會(huì)被去掉。這種方法對(duì)工藝的水平要求較高，并且不利于修改，成本也較高。對(duì)于速率較低的系統(tǒng)來(lái)說(shuō)，用這種方法性價(jià)比不高。

圖2 門控振蕩原理框圖 圖3 多相時(shí)鐘系統(tǒng)框圖

2.3 多相時(shí)鐘
傳統(tǒng)的突發(fā)同步器中，主要包括多相時(shí)鐘和相位校準(zhǔn)器、相關(guān)器及選擇器。圖3為基于多相時(shí)鐘的突發(fā)同步原理圖。由多相時(shí)鐘發(fā)生器產(chǎn)生多相時(shí)鐘，多相時(shí)鐘的最大相位差為360°。同時(shí)根據(jù)每路時(shí)鐘相位與主時(shí)鐘相位的關(guān)系，分別加入一定的延時(shí)，使抽樣后的每路數(shù)據(jù)都與主時(shí)鐘同步。抽樣后的數(shù)據(jù)進(jìn)入相關(guān)器，相關(guān)器把抽樣的數(shù)據(jù)與關(guān)鍵字比較的結(jié)果傳給選擇器，選擇器根據(jù)每路數(shù)據(jù)的相關(guān)結(jié)果選出其中與關(guān)鍵字最為相關(guān)的那一路數(shù)據(jù)，輸出恢復(fù)后的數(shù)據(jù)和時(shí)鐘，從而達(dá)到突發(fā)同步的目的[4]。這種方法開(kāi)發(fā)成本低、周期短，對(duì)于速率不是很高的系統(tǒng)，是一種理想的突發(fā)同步方式，但對(duì)速率比較高的系統(tǒng)，對(duì)現(xiàn)場(chǎng)可編程門陣列(Field Programmable Gate Array, FPGA)的要求相當(dāng)?shù)母?，比較難于實(shí)現(xiàn)。

設(shè)計(jì)實(shí)現(xiàn)
3.1 設(shè)計(jì)原理
本文設(shè)計(jì)模塊由多相位時(shí)鐘產(chǎn)生電路、多路采樣電路、相位調(diào)整電路、判別搜索電路、開(kāi)關(guān)及輸出電路等組成。多相位時(shí)鐘產(chǎn)生電路根據(jù)輸入的本地時(shí)鐘Clk0 產(chǎn)生相位間隔90°并與OLT同頻的4個(gè)時(shí)鐘信號(hào)，然后將這4個(gè)時(shí)鐘信號(hào)( Clk0、Clk1、Clk2、Clk3) 送到多路采樣電路。多路采樣電路用這4個(gè)時(shí)鐘信號(hào)對(duì)突發(fā)輸入的串行數(shù)據(jù)進(jìn)行采樣，得到4路相位各異的數(shù)據(jù)，分別送到相位調(diào)整電路。相位調(diào)整電路將這四路相位各異的數(shù)據(jù)調(diào)整到Clk0 相位上，分別送到判別搜索電路及開(kāi)關(guān)電路。判別搜索電路在規(guī)定的時(shí)間內(nèi)對(duì)4路數(shù)據(jù)碼流的前導(dǎo)碼進(jìn)行搜索，當(dāng)在相鄰的3個(gè)數(shù)據(jù)流中檢測(cè)到“101”時(shí),便產(chǎn)生控制信號(hào)送至開(kāi)關(guān)電路，以控制開(kāi)關(guān)電路選用中間相位的數(shù)據(jù)作為所恢復(fù)的數(shù)據(jù)。輸出電路負(fù)責(zé)輸出被選中的數(shù)據(jù)和相應(yīng)的Clk0 時(shí)鐘。
3.2 具體實(shí)現(xiàn)
本文通過(guò)多相時(shí)鐘的方法進(jìn)行突發(fā)同步的實(shí)現(xiàn)，采用Altera公司的Cyclone EP1C6Q24C08的FPGA來(lái)實(shí)現(xiàn)突發(fā)同步電路。如圖4所示，40 MHz主時(shí)鐘信號(hào)，通過(guò)FPGA內(nèi)部的鎖相環(huán)形成4個(gè)相位相差90°的多相時(shí)鐘信號(hào)。分別對(duì)輸入數(shù)據(jù)進(jìn)行抽樣，把四路抽樣數(shù)據(jù)進(jìn)行相位調(diào)整，使其相位都調(diào)整到Clk0。然后搜索電路，對(duì)抽樣數(shù)據(jù)進(jìn)行“101”的搜索，看那一路時(shí)鐘先得到“101”，然后選擇中間的一路數(shù)據(jù)進(jìn)行輸出。即如果Clk0先采到數(shù)據(jù)，就把Clk2抽樣的數(shù)據(jù)作為恢復(fù)數(shù)據(jù)輸出；如果Clk1先采到數(shù)據(jù)就把Clk3抽樣的數(shù)據(jù)作為恢復(fù)數(shù)據(jù)輸出；如果Clk2先采到數(shù)據(jù)就把Clk0抽樣的數(shù)據(jù)作為恢復(fù)數(shù)據(jù)輸出；如果Clk3先采到數(shù)據(jù)就把Clk1抽樣的數(shù)據(jù)作為恢復(fù)數(shù)據(jù)輸出。搜索電路確定了最佳數(shù)據(jù)作為恢復(fù)數(shù)據(jù)后，便產(chǎn)生控制信號(hào)送至選擇輸出電路，輸出電路把保存在寄存器的采樣數(shù)據(jù)通過(guò)串行輸出最佳采樣的數(shù)據(jù)及時(shí)鐘。

基于AS1773協(xié)議的突發(fā)同步設(shè)計(jì)