摘要：針對(duì)后三代移動(dòng)通信系統(tǒng)研究所需硬件平臺(tái)的要求，提出了一種靈活性強(qiáng)的可擴(kuò)展中頻接收機(jī)設(shè)計(jì)方案。這種方案可以在較高的中頻頻率上實(shí)現(xiàn)信號(hào)的數(shù)字化接收，且適用于多種輸入信號(hào)。該方案以自頂向下的思路，吸取其它方案的優(yōu)點(diǎn)，完成了基于軟件無線電思想的數(shù)字化接收機(jī)設(shè)計(jì)。該系統(tǒng)結(jié)構(gòu)簡(jiǎn)單，成本低，有良好的實(shí)用性和通用性。

近年來，移動(dòng)通信的發(fā)展十分迅速。應(yīng)對(duì)更高速率業(yè)務(wù)的要求，我國(guó)對(duì)于后三代移動(dòng)通信系統(tǒng)(B3G)的研究也逐漸興起，但是目前多局限于對(duì)仿真數(shù)據(jù)進(jìn)行理論研究和模擬階段，有必要建立一個(gè)硬件實(shí)驗(yàn)平臺(tái)，以便尋找研究成果的應(yīng)用方法。此硬件平臺(tái)應(yīng)具有適合于軟件無線電的體系，在硬件結(jié)構(gòu)上與無線通信的通用功能模塊相一致：不僅可以接收現(xiàn)存通信標(biāo)準(zhǔn)規(guī)定的信號(hào)，還可以處理由用戶自定義的信號(hào)，為未來研究提供可靠的實(shí)測(cè)數(shù)據(jù)。該平臺(tái)還應(yīng)具有高度的靈活性、開放性以支持多種通信體制和不同的QoS(Quality of Service)要求。

從軟件無線電的觀點(diǎn)來看，受寬帶天線、高速A／D轉(zhuǎn)換器及數(shù)字信號(hào)處理器等發(fā)展水平的限制，實(shí)現(xiàn)一個(gè)理想的軟件無線電平臺(tái)[1]的條件目前還不具備。因此，本文根據(jù)系統(tǒng)提出的中頻頻率為70MHz、信號(hào)帶寬為10MHz的設(shè)計(jì)要求，在分析比較了幾個(gè)方案優(yōu)缺點(diǎn)的基礎(chǔ)上，著重研究了在現(xiàn)有器件情況下最大限度地實(shí)現(xiàn)中頻數(shù)字化這一關(guān)鍵問題，最終設(shè)計(jì)了一種可用于所述實(shí)驗(yàn)平臺(tái)的中頻數(shù)字化接收機(jī)。在使用該方案的實(shí)際系統(tǒng)上，可以對(duì)新一代蜂窩移動(dòng)通信系統(tǒng)中的關(guān)鍵技術(shù)進(jìn)行研究和實(shí)驗(yàn)評(píng)估。

1 初步設(shè)計(jì)方案

站在系統(tǒng)靈活性的角度，本文暫不考慮使用模擬解調(diào)器的中頻接收方案，而采用數(shù)字化的處理，先提出兩種方案。

1．1 單路帶通采樣方案，

根據(jù)系統(tǒng)的中頻頻率和帶寬兩項(xiàng)參數(shù)指標(biāo)，若進(jìn)行低通采樣，由Nyquist定理知，采樣速率至少要150Msps才能保證頻譜不會(huì)發(fā)生混迭。但以目前芯片的制作水平來看，采樣速率大于150Msps且分辨率在10bit以上的ADC成本會(huì)很高；此外，后級(jí)接口電路必須使用超高速邏輯電路，基帶數(shù)字信號(hào)處理的壓力很大，還增加了整個(gè)電路板的布線、制版工藝難度，從而帶來許多問題。觀察系統(tǒng)的中頻接收信號(hào)：最高截止頻率為75MHz，但信號(hào)帶寬只有10MHz；若低通采樣此信號(hào)，則默認(rèn)信號(hào)分布在0～75MHz整個(gè)頻帶范圍內(nèi)，對(duì)此頻帶不再加以利用，因而頻譜利用率較低?？梢赃\(yùn)用帶通采樣機(jī)制，按遠(yuǎn)低于2倍信號(hào)最高截止頻率的采樣速率進(jìn)行欠采樣，將中頻信號(hào)頻譜無混迭地搬移至基帶[1]。此方案的示意圖如圖1所示。

例如，當(dāng)發(fā)送端的基帶信號(hào)是實(shí)信號(hào)時(shí)，選擇接收機(jī)的采樣速率fs=35Msps，頻譜周期性復(fù)制到：f1±kfs(k為整數(shù))，采樣前后信號(hào)頻譜的變化如圖2、圖3所示。

從圖中可以看到，帶通采樣利用ADC作為近似理想的混頻器對(duì)信號(hào)進(jìn)行變頻。采樣后相當(dāng)于信號(hào)的中心頻率從70MHz搬移到基帶，實(shí)現(xiàn)了中頻到基帶的頻率變換，頻譜利用率也比較高?？梢姡瑤ú蓸邮潜容^合適的高速中頻采樣方案。此方案的優(yōu)點(diǎn)是不再要求ADC有很高的采樣速率，而只要采樣速率選取得合適，后端可以直接得到基帶數(shù)據(jù)進(jìn)行相應(yīng)的處理，大大簡(jiǎn)化了系統(tǒng)。此方案的缺點(diǎn)是當(dāng)發(fā)送的基帶信號(hào)為復(fù)數(shù)形式時(shí)，正負(fù)頻譜關(guān)于虛軸不對(duì)稱，若仍用35Msps的采樣速率，頻譜會(huì)發(fā)生混迭。因此要在采樣前將信號(hào)先分別通過兩個(gè)模擬邊帶濾波器得到兩路有用的邊帶信息，再分別進(jìn)行帶通采樣，要求此模擬濾波器的截止特性必須十分陡峭，否則會(huì)損失通帶內(nèi)的低頻分量。但模擬濾波器有兩個(gè)缺點(diǎn)：首先，過渡帶寬窄的濾波器由于相位對(duì)頻率的非線性會(huì)導(dǎo)致信號(hào)失真；其次，過渡帶窄意味著高階濾波器需要大量高質(zhì)量的儲(chǔ)能元件，代價(jià)很高。由此，該模擬邊帶濾波器不僅昂貴，還會(huì)使有用信號(hào)產(chǎn)生失真。

1．2 兩路正交化采樣方案

筆者又提出了適用于發(fā)送端是復(fù)基帶信號(hào)的兩路正交化采樣方案：借鑒正交采樣的基本思想，使用兩路ADCs以起始采樣時(shí)間相距1/4個(gè)中頻信號(hào)周期、同樣的采樣速率對(duì)中頻信號(hào)進(jìn)行帶通采樣。由于相位是以2π為周期的，所以這種方法得到的兩路采樣信號(hào)相位相差π/2，可以把它們分別看作一個(gè)復(fù)數(shù)信號(hào)的I、Q兩路，對(duì)于每一路數(shù)據(jù)都按照前一種方案的思路將頻譜搬移到基帶。此方案示意圖如圖4所示，其中NCO(Numberically Controlled Oscillator)表示數(shù)控振蕩器。

這種方案用兩路正交信號(hào)恢復(fù)基帶復(fù)信號(hào)，若仍用原來1/2的采樣速率就能獲得比第一種方案好的信噪比，而且方案二所適用的范圍更廣。此方案最大的缺點(diǎn)是需要兩片ADCs，系統(tǒng)的復(fù)雜度成倍增長(zhǎng)，且兩路ADCs采樣的起始時(shí)刻要滿足相隔約3．57x10-9秒，采樣過程中它們之間的相位差要保持不變，這對(duì)采樣時(shí)鐘的相位和兩路ADCs的參數(shù)一致性要求很高，一般的系統(tǒng)難以實(shí)現(xiàn)。

綜合上述方案，根據(jù)對(duì)其優(yōu)缺點(diǎn)的分析，在具體設(shè)計(jì)中權(quán)衡利弊，對(duì)系統(tǒng)復(fù)雜度和系統(tǒng)性能折衷考慮，形成了下面的數(shù)字化接收方案。

2 數(shù)字化接收方案

2．1 系統(tǒng)結(jié)構(gòu)

基于以上分析，筆者設(shè)計(jì)了一種基于軟件無線電的全數(shù)字化接收機(jī)。系統(tǒng)的實(shí)現(xiàn)框架如圖5所示。

此設(shè)計(jì)在前兩種方案的基礎(chǔ)上，結(jié)合各自優(yōu)勢(shì)，盡可能抑制了它們的缺點(diǎn)：一方面由于應(yīng)用了帶通采樣機(jī)制，此方案具有第一種方案效率高、所用器件少的優(yōu)點(diǎn)，同時(shí)又比第一種方案的適用范圍廣，它可恢復(fù)復(fù)數(shù)形式的基帶信號(hào)，而單路帶通采樣方案實(shí)現(xiàn)的實(shí)信號(hào)情況僅為其中的一個(gè)特例而已。另一方面，采用數(shù)字下變頻器，解決了第二種方案使用兩路ADCs所遇到的由于ADCs電路參數(shù)不一致及雙通道幅度、相位失配，使系統(tǒng)性能急劇下降的問題。因此本方案具有一定的工程應(yīng)用價(jià)值，這一點(diǎn)在后面會(huì)進(jìn)一步說明。

系統(tǒng)工作過程為：將接收的中頻信號(hào)經(jīng)過中心頻率為70MHz的聲表面波SAW(Surface Acoustic Wave)帶通濾波器：BPF(Bandpass filter)后得到信號(hào)r(t)，輸入到ADC進(jìn)行帶通采樣，采樣速率為fs，產(chǎn)生的數(shù)字信號(hào)r[n]送入數(shù)字下變頻器DDC(Digital Down Converter)處理，輸出I、Q兩路基帶數(shù)據(jù)到后端的DSP、FPGA等數(shù)字信號(hào)r[n]處理器件中，調(diào)用不同的軟件模塊對(duì)具體信號(hào)進(jìn)行相應(yīng)處理。這種軟件化機(jī)制使整個(gè)系統(tǒng)功能具有可擴(kuò)展的空間，靈活性大大提高。

根據(jù)本系統(tǒng)相關(guān)的設(shè)計(jì)指標(biāo)，帶通濾波器采用VANLONG公司的BP60190。其中心頻率為70MHz，3dB帶寬為10．2MHz， 中心頻率上的插入損耗典型值為24．7dB。ADC采用AD公司的AD9214，這是一款10bit的ADC芯片，最高采樣速率為105Msps。DDC采用AD公司的新一代數(shù)字下變頻器AD6624A，它代表了目前多通道DDC的最高技術(shù)水平，一個(gè)突出的優(yōu)點(diǎn)在于：最高輸入數(shù)據(jù)速率可以達(dá)到100Msps。采用此芯片，系統(tǒng)所要接收的寬帶信號(hào)就能實(shí)現(xiàn)用較高的速率進(jìn)行采樣，最大限度地減少采樣速率降低所造成的信噪比惡化。

AD6624A在本系統(tǒng)中完成的主要功能有下變頻、低通濾波和降低采樣速率。其工作流程如圖5所示。由一片ADC采樣得到的實(shí)信號(hào)r[n]首先通過頻率變換器完成下變頻，得到I、Q．兩路信號(hào)r1I[n]、r1Q[n],這樣就避免了方案二的不足：因?yàn)榉桨付械恼恍盘?hào)是用兩路ADCs采樣得到的，難以克服由于器件參數(shù)不一致使信號(hào)幅度、相位失配等問題。下一級(jí)是一個(gè)可編程的重采樣梳狀濾波器rCIC2(second orderResampling Cascaded Integrator

Comb FIR filters)。CIC濾波器是一種簡(jiǎn)單的整系數(shù)濾波器，一般綜合信號(hào)失真程度和運(yùn)算量的考慮，工程上常應(yīng)用此類濾波器完成抽取或內(nèi)插濾波。然后信號(hào)通過一個(gè)五級(jí)級(jí)聯(lián)的梳狀濾波器組CIC5(frithorder Cascaded Integrator CombFIR filters)。在該濾波器組中進(jìn)行抗混迭濾波得到基帶信號(hào)rI[n]、rQ[n]，并進(jìn)行數(shù)據(jù)的抽取，抽取率可以取2～32之間的任意整數(shù)。接下來是AD6624A中的最后一個(gè)信號(hào)處理單元——可編程RAM系數(shù)濾波器RCF(RAM Coeffi-cient FIR filter)，在此單元中進(jìn)一步變換采樣速率并對(duì)信號(hào)波形進(jìn)行整形。最后經(jīng)過輸出控制邏輯單元，輸出符合系統(tǒng)要求的低速率基帶信號(hào)。

2．2 主要工作參數(shù)的確定

設(shè)數(shù)字下變頻器(DDC)內(nèi)部NCO的工作頻率為fL，考慮一般的情況，待發(fā)送的基帶信號(hào)為復(fù)數(shù)形式，表示成：

s(t)=I(t)+jQ(t)    (1)

則在發(fā)送端經(jīng)上變頻得到的中頻復(fù)信號(hào)為s1(t)=s(t)ejωIt，取其實(shí)部調(diào)制到射頻發(fā)送出去。理想情況下，接收機(jī)收到的中頻信號(hào)r(t)=Re{s1(t)}。其中，Re{·)表示取復(fù)數(shù)的實(shí)部。

采樣后的信號(hào)r[n]，通過頻率變換器后變?yōu)镮、Q兩路信號(hào)r1I[n]、r1Q[n]，這里僅給出I路信號(hào)的表示式，Q路信號(hào)的分析方法類似。

    首先要確定數(shù)字下變頻器中NCO的本振頻率。通常情況下，下變頻的本振頻率fL取與中頻頻率fI相等的數(shù)值，那么式(2)中的第二項(xiàng)就是基帶數(shù)據(jù)。但對(duì)于本系統(tǒng)，70MHz的中頻頻率不在AD6624A所能實(shí)現(xiàn)的頻率范圍內(nèi)。觀察式(2)，若fL=fS-fI=23.3MHz(在芯片的正常工作范圍內(nèi))，則式中的第二項(xiàng)為高頻分量，可通過低通濾波器濾除，于是得到第二項(xiàng)為高頻分量，可通過低通濾波器濾除，于是得到基帶信號(hào)r1[n]=1/2I(n/fs).這時(shí)，只要送入D/A轉(zhuǎn)換器就恢復(fù)出了I（t），同理也能得到Q（t）。所以這個(gè)本振頻率的選擇是可以實(shí)現(xiàn)的。

然后確定系統(tǒng)的最佳采樣速率。ADC的采樣速率即DDG輸入數(shù)據(jù)的速率是全系統(tǒng)一個(gè)重要的參數(shù)。它受到器件技術(shù)水平的制約，又決定了DDC內(nèi)部濾波器、抽取率以及輸出數(shù)據(jù)速率的設(shè)計(jì)與選擇，從而影響著整個(gè)系統(tǒng)的性能。

帶通采樣定理要求采樣速率滿足下式即可實(shí)現(xiàn)無混迭采樣[2]：

式（3）中[.]表示取值不大于括號(hào)內(nèi)的整數(shù)。其中fs為采樣速率，fh、fl分別是信號(hào)的上下限頻率，fh-fl≤fl。

本系統(tǒng)中fh=75MHz,fl=65MHz，由式（3）可得：

在式（4）給出的采樣速率集合中，n=1時(shí)，75Msps≤fs≤130Msps;n=2時(shí)，50Msps≤fs≤65Msps。選取一個(gè)最佳采樣速率，使采樣后頻譜間距最大，從而降低對(duì)抗混迭濾波器帶外抑制的要求。

另一方面，對(duì)于ADC，若只考慮量化噪聲，衡量ADC信噪比的表示式為：

其中，m為ADC分辨率?？梢?，保持人不變時(shí)，增大采樣速率和A／D分辨率均可提高數(shù)字信號(hào)的信噪比。但是信號(hào)本身具有一定的信噪比，A／D采樣的量化單位比噪聲電子更低是沒有意義的，因此提高A／D的分辨率是有一定限制的。而fs增加一倍，就會(huì)帶來3dB的SNR增益，相當(dāng)于增加了0.5bit的分辨率。設(shè)計(jì)時(shí)需要利用這一點(diǎn)，采用一個(gè)最佳的采樣速率使信噪比性能較好。

綜合上述各因素，取n=1的情況，最佳采樣速率定為93．333Msps，則lObit ADC的信噪比約為59dB，帶通采樣后信號(hào)的頻譜間距為36．666MHz，NCO工作頻率為23．333MHz，抗混迭低通濾波器LPF(Lowpass Fiker)的過渡帶寬度最大可以達(dá)到36．666MHz，是信號(hào)單邊帶寬的7倍左右，大大降低了濾波器的設(shè)計(jì)要求。例如當(dāng)要求阻帶衰減等于0．001時(shí)，該濾波器的階數(shù)僅為13階[1]，實(shí)現(xiàn)并不困難。因此可以將這種方案推廣到信號(hào)具有更寬頻譜的情況。

此外不難證明，由于所采用的采樣速率滿足等式fs/2=2fL，使信號(hào)下變頻后所要濾除的高頻分量頻率譜關(guān)于是對(duì)稱的，從而能充分利用低通濾波器的阻帶。下面以s(t)為帶寬是10MHz的多音復(fù)信號(hào)為例，說明這一問題。

圖6是發(fā)送的基帶復(fù)信號(hào)s(t)的頻譜。圖7給出了中頻接收機(jī)下變頻后得到的信號(hào)r1I[n]+ir1[n]的頻譜。可以看到，當(dāng)fs取值恰當(dāng)時(shí)，低通濾波器以fs/2為中心，左右對(duì)稱地各取5MHz帶寬設(shè)計(jì)成阻帶，就可以充分利用阻帶濾除高頻分量。否則，高頻分量的中心會(huì)在40MHz，相對(duì)于fs/2偏離了5MHz，例如用90MHz進(jìn)行采樣，設(shè)計(jì)實(shí)系數(shù)FIR低通濾波器時(shí)，阻帶就要從35MHz～55MHz，不但過渡帶變窄了，而且僅使用了阻帶寬度的一半，浪費(fèi)了頻譜資源。

本文限于篇幅，上述三種設(shè)計(jì)的仿真性能在這里不再述及。有關(guān)的仿真結(jié)果與分析及系統(tǒng)優(yōu)化將在另外的文章中加以闡述。

依據(jù)要建立一個(gè)面向后三代移動(dòng)通信系統(tǒng)研究的硬件實(shí)驗(yàn)平臺(tái)這一設(shè)計(jì)目標(biāo)，本文提出了一種工程上實(shí)用的中頻數(shù)字化接收機(jī)設(shè)計(jì)方案。在分析了該系統(tǒng)信號(hào)特點(diǎn)的基礎(chǔ)上，先提出了兩種基于帶通采樣定理的中頻接收方案，并分別指出了它們各自的利弊；繼而從軟件無線電技術(shù)對(duì)芯片的要求出發(fā)，綜合前兩種方案的優(yōu)勢(shì)，最終設(shè)計(jì)了進(jìn)行帶通采樣并使用數(shù)字下變頻器的中頻接收機(jī)，同時(shí)確定了實(shí)際選用器件的各關(guān)鍵參數(shù)。與文中另兩種設(shè)計(jì)相比較，此方案具有適用范圍更廣，實(shí)現(xiàn)難度更低的優(yōu)點(diǎn)。