在優(yōu)先編碼器電路中，允許同時(shí)輸入兩個(gè)以上編碼信號(hào)。不過(guò)在設(shè)計(jì)優(yōu)先編碼器時(shí)，已經(jīng)將所有的輸入信號(hào)按優(yōu)先順序排了隊(duì)。在同時(shí)存在兩個(gè)或兩個(gè)以上輸入信號(hào)時(shí)，優(yōu)先編碼器只按優(yōu)先級(jí)高的輸入信號(hào)編碼，優(yōu)先級(jí)低的信號(hào)則不起作用。74148是一個(gè)八線(xiàn)-三線(xiàn)優(yōu)先級(jí)編碼器。
如圖所示的是八線(xiàn)-三線(xiàn)編碼器74148的慣用符號(hào)及管腳圖引腳圖。
74148優(yōu)先編碼器為16腳的集成芯片，除電源腳VCC(16)和GND(8)外，其余輸入、輸出腳的作用和腳號(hào)如圖中所標(biāo)。其中I0—I7為輸入信號(hào)，A2,A1,A0為三位二進(jìn)制編碼輸出信號(hào)，IE是使能輸入端，OE是使能輸出端，GS為片優(yōu)先編碼輸出端。
由74148真值表可列輸出邏輯方程為：
A2 = (I4+I5+I6+I7)IE
A1 = (I2I4I5+I3I4I5+I6+7)·IE
A0 = (I1I2I4I6+I3I4I6+I5I6+I7)·IE
使能輸出端OE的邏輯方程為：
OE =I0·I1·I2·I3·I4·I5·67·IE
當(dāng)使能輸入IE=1時(shí)，禁止編碼、輸出(反碼)： A2,A1,A0為全1。(如表5.1.2第一行所示。)
當(dāng)使能輸入IE=0時(shí)，允許編碼，在I0～I(xiàn)7輸入中，輸入I7優(yōu)先級(jí)最高，其余依次為：I6,I5,I4,I3,I2,I0，I0等級(jí)排列。
OE為使能輸出端，它只在允許編碼(IE=0)， 而本片又沒(méi)有編碼輸入時(shí)為0。如表5.1.2中第二行所示)。
擴(kuò)展片優(yōu)先編碼輸出端GS的邏輯方程為：
GS = (I0+I1+I2+I3+I4+I5+I6+I7)·IE
GS為片優(yōu)先編碼輸出端，它在允許編碼(IE=0)，且有編碼輸入信號(hào)時(shí)為0(如表5.1.2中第三至第十行)；若允許編碼而無(wú)編碼輸入信號(hào)時(shí)為1(如表5.1.2第二行)；在不允許編碼(IE=1)時(shí)，它也為1(如表5.1.2第一行)。
GS = 0表示“電路工作，而且有編碼輸入”
74148優(yōu)先編碼器真值表?
用兩片74148優(yōu)先編碼器擴(kuò)展為十六線(xiàn)-四線(xiàn)優(yōu)先編碼器的連線(xiàn)圖
更多編碼器知識(shí)請(qǐng)?jiān)L問(wèn)http://m.sdkjxy.cn/zhuanti/20111111242149.html