日B视频 亚洲,啪啪啪网站一区二区,91色情精品久久,日日噜狠狠色综合久,超碰人妻少妇97在线,999青青视频,亚洲一区二卡,让本一区二区视频,日韩网站推荐

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

處理器架構(gòu)下并發(fā)編程里必須掌握的基礎(chǔ)概念

lhl545545 ? 來源:Linuxer ? 作者:Linuxer ? 2020-06-09 15:02 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

現(xiàn)代計(jì)算機(jī)體系結(jié)構(gòu)上,CPU執(zhí)行指令的速度遠(yuǎn)遠(yuǎn)大于CPU訪問內(nèi)存的速度,于是引入Cache機(jī)制來加速內(nèi)存訪問速度。除了Cache以外,分支預(yù)測(cè)和指令預(yù)取也在很大程度上提升了CPU的執(zhí)行速度。隨著SMP的出現(xiàn),多線程編程模型被廣泛應(yīng)用,在多線程模型下對(duì)共享變量的訪問變成了一個(gè)復(fù)雜的問題。于是我們有必要了解一下內(nèi)存模型,這是多處理器架構(gòu)下并發(fā)編程里必須掌握的一個(gè)基礎(chǔ)概念。

1. 什么是內(nèi)存模型?

到底什么是內(nèi)存模型呢?看到有兩種不同的觀點(diǎn):

A:內(nèi)存模型是從來描述編程語言在支持多線程編程中對(duì)共享內(nèi)存訪問的順序。

B:內(nèi)存模型的本質(zhì)是指在單線程情況下CPU指令在多大程度上發(fā)生指令重排(reorder)[1]。

實(shí)際上A,B兩種說法都是正確的,只不過是在嘗試從不同的角度去說明memory model的概念。個(gè)人認(rèn)為,內(nèi)存模型表達(dá)為“內(nèi)存順序模型”可能更加貼切一點(diǎn)。

一個(gè)良好的memory model定義包含3個(gè)方面:

Atomic Operations

Partial order of operations

Visable effects of operations

這里要強(qiáng)調(diào)的是:我們這里所說的內(nèi)存模型和CPU的體系結(jié)構(gòu)、編譯器實(shí)現(xiàn)和編程語言規(guī)范3個(gè)層面都有關(guān)系。

首先,不同的CPU體系結(jié)構(gòu)內(nèi)存順序模型是不一樣的,但大致分為兩種:

ArchitectureMemory Model

x86_64Total Store Order

SparcTotal Store Order

ARMv8Weakly Ordered

PowerPCWeakly Ordered

MIPSWeakly Ordered

x86_64和Sparc是強(qiáng)順序模型(Total Store Order),這是一種接近程序順序的順序模型。所謂Total,就是說,內(nèi)存(在寫操作上)是有一個(gè)全局的順序的(所有人看到的一樣的順序), 就好像在內(nèi)存上的每個(gè)Store動(dòng)作必須有一個(gè)排隊(duì),一個(gè)弄完才輪到另一個(gè),這個(gè)順序和你的程序順序直接相關(guān)。所有的行為組合只會(huì)是所有CPU內(nèi)存程序順序的交織,不會(huì)發(fā)生和程序順序不一致的地方[4]。TSO模型有利于多線程程序的編寫,對(duì)程序員更加友好,但對(duì)芯片實(shí)現(xiàn)者不友好。CPU為了TSO的承諾,會(huì)犧牲一些并發(fā)上的執(zhí)行效率。

弱內(nèi)存模型(簡稱WMO,Weak Memory Ordering),是把是否要求強(qiáng)制順序這個(gè)要求直接交給程序員的方法。換句話說,CPU不去保證這個(gè)順序模型(除非他們?cè)谝粋€(gè)CPU上就有依賴), 程序員要主動(dòng)插入內(nèi)存屏障指令來強(qiáng)化這個(gè)“可見性”[4]。ARMv8,PowerPC和MIPS等體系結(jié)構(gòu)都是弱內(nèi)存模型。每種弱內(nèi)存模型的體系架構(gòu)都有自己的內(nèi)存屏障指令,語義也不完全相同。弱內(nèi)存模型下,硬件實(shí)現(xiàn)起來相對(duì)簡單,處理器執(zhí)行的效率也高, 只要沒有遇到顯式的屏障指令,CPU可以對(duì)局部指令進(jìn)行reorder以提高執(zhí)行效率。

對(duì)于多線程程序開發(fā)來說,對(duì)并發(fā)的數(shù)據(jù)訪問我們一般到做同步操作, 可以使用mutex,semaphore,conditional等重量級(jí)方案對(duì)共享數(shù)據(jù)進(jìn)行保護(hù)。但為了實(shí)現(xiàn)更高的并發(fā),需要使用內(nèi)存共享變量做通信(Message Passing), 這就對(duì)程序員的要求很高了,程序員必須時(shí)時(shí)刻刻必須很清楚自己在做什么, 否則寫出來的程序的執(zhí)行行為會(huì)讓人很是迷惑!值得一提的是,并發(fā)雖好,如果能夠簡單粗暴實(shí)現(xiàn),就不要搞太多投機(jī)取巧!要實(shí)現(xiàn)lock-free無鎖編程真的有點(diǎn)難。

其次,不同的編程語言對(duì)內(nèi)存模型都有自己的規(guī)范,例如:C/C++Java等不同的編程語言都有定義內(nèi)存模型相關(guān)規(guī)范。

2011年發(fā)布的C11/C++11 ISO Standard為我們帶來了memory order的支持, 引用C++11里的一段描述:

The memory model means that C++ code now has a standardized

library to call regardless of who made the compiler and on

what platform it‘s running. There’s a standard way to control

how different threads talk to the processor‘s memory.[7]

memory order的問題就是因?yàn)橹噶钪嘏乓鸬模?指令重排導(dǎo)致 原來的內(nèi)存可見順序發(fā)生了變化, 在單線程執(zhí)行起來的時(shí)候是沒有問題的, 但是放到 多核/多線程執(zhí)行的時(shí)候就出現(xiàn)問題了, 為了效率引入的額外復(fù)雜邏輯的的弊端就出現(xiàn)了[8]。

C++11引入memory order的意義在于我們現(xiàn)在有了一個(gè)與運(yùn)行平臺(tái)無關(guān)和編譯器無關(guān)的標(biāo)準(zhǔn)庫, 讓我們可以在high level languange層面實(shí)現(xiàn)對(duì)多處理器對(duì)共享內(nèi)存的交互式控制。我們的多線程終于可以跨平臺(tái)啦!我們可以借助內(nèi)存模型寫出更好更安全的并發(fā)代碼。真棒,簡直不要太優(yōu)秀~

C11/C++11使用memory order來描述memory model, 而用來聯(lián)系memory order的是atomic變量, atomic操作可以用load()和release()語義來描述。一個(gè)簡單的atomic變量賦值可描述為:

atomic_var1.store (atomic_var2.load()); // atomic variables

vs

var1 = var2; // regular variables

為了更好地描述內(nèi)存模型,有4種關(guān)系術(shù)語需要了解一下。

sequenced-before

同一個(gè)線程之內(nèi),語句A的執(zhí)行順序在語句B前面,那么就成為A sequenced-before B。它不僅僅表示兩個(gè)操作之間的先后順序,還表示了操作結(jié)果之間的可見性關(guān)系。兩個(gè)操作A和操作B,如果有A sequenced-before B,除了表示操作A的順序在B之前,還表示了操作A的結(jié)果操作B可見。例如:語句A是sequenced-before語句B的。

r2 = x.load(std::memory_order_relaxed); // A

y.store(42, std::memory_order_relaxed); // B

happens-before

happens-before關(guān)系表示的不同線程之間的操作先后順序。如果A happens-before B,則A的內(nèi)存狀態(tài)將在B操作執(zhí)行之前就可見。happends-before關(guān)系滿足傳遞性、非自反性和非對(duì)稱性。happens before包含了inter-thread happens before和synchronizes-with兩種關(guān)系。

synchronizes-with

synchronizes-with關(guān)系強(qiáng)調(diào)的是變量被修改之后的傳播關(guān)系(propagate), 即如果一個(gè)線程修改某變量的之后的結(jié)果能被其它線程可見,那么就是滿足synchronizes-with關(guān)系的[9]。另外synchronizes-with可以被認(rèn)為是跨線程間的happends-before關(guān)系。顯然,滿足synchronizes-with關(guān)系的操作一定滿足happens-before關(guān)系了。

Carries dependency

同一個(gè)線程內(nèi),表達(dá)式A sequenced-before 表達(dá)式B,并且表達(dá)式B的值是受表達(dá)式A的影響的一種關(guān)系, 稱之為“Carries dependency”。這個(gè)很好理解,例如:

int *a = &var1;

int *b = &var2;

c = *a + *b;

了解了上面一些基本概念,下面我們來一起學(xué)習(xí)一下內(nèi)存模型吧。

2. C11/C++11內(nèi)存模型

C/C++11標(biāo)準(zhǔn)中提供了6種memory order,來描述內(nèi)存模型[6]:

enum memory_order {

memory_order_relaxed,

memory_order_consume,

memory_order_acquire,

memory_order_release,

memory_order_acq_rel,

memory_order_seq_cst

};

每種memory order的規(guī)則可以簡要描述為:

枚舉值定義規(guī)則

memory_order_relaxed不對(duì)執(zhí)行順序做任何保證

memory_order_consume本線程中,所有后續(xù)的有關(guān)本原子類型的操作,必須在本條原子操作完成之后執(zhí)行

memory_order_acquire本線程中,所有后續(xù)的讀操作必須在本條原子操作完成后執(zhí)行

memory_order_release本線程中,所有之前的寫操作完成后才能執(zhí)行本條原子操作

memory_order_acq_rel同時(shí)包含memory_order_acquire和memory_order_release標(biāo)記

memory_order_seq_cst全部存取都按順序執(zhí)行

下面我們來舉例一一說明,扒開內(nèi)存模型的神秘面紗。

2.1 memory order releaxed

relaxed表示一種最為寬松的內(nèi)存操作約定,Relaxed ordering 僅僅保證load()和store()是原子操作, 除此之外,不提供任何跨線程的同步[5]。

std::atomic《int》 x = 0; // global variable

std::atomic《int》 y = 0; // global variable

Thread-1: Thread-2:

r1 = y.load(memory_order_relaxed); // A r2 = x.load(memory_order_relaxed); // C

x.store(r1, memory_order_relaxed); // B y.store(42, memory_order_relaxed); // D

上面的多線程模型執(zhí)行的時(shí)候,可能出現(xiàn)r2 == r1 == 42。要理解這一點(diǎn)并不難,因?yàn)镃PU在執(zhí)行的時(shí)候允許局部指令重排reorder,D可能在C前執(zhí)行。如果程序的執(zhí)行順序是 D -》 A -》 B -》 C,那么就會(huì)出現(xiàn)r1 == r2 == 42。

如果某個(gè)操作只要求是原子操作,除此之外,不需要其它同步的保障,那么就可以使用 relaxed ordering。程序計(jì)數(shù)器是一種典型的應(yīng)用場(chǎng)景:

#include 《cassert》

#include 《vector》

#include 《iostream》

#include 《thread》

#include 《atomic》

std::atomic《int》 cnt = {0};

void f()

{

for (int n = 0; n 《 1000; ++n) {

cnt.fetch_add(1, std::memory_order_relaxed);

}

}

int main()

{

std::vector《std::thread》 v;

for (int n = 0; n 《 10; ++n) {

v.emplace_back(f);

}

for (auto& t : v) {

t.join();

}

assert(cnt == 10000); // never failed

return 0;

}

cnt是共享的全局變量,多個(gè)線程并發(fā)地對(duì)cnt執(zhí)行RMW(Read Modify Write)原子操作。這里只保證cnt的原子性,其他有依賴cnt的地方不保證任何的同步。

2.2 memory order consume

consume要搭配release一起使用。很多時(shí)候,線程間只想針對(duì)有依賴關(guān)系的操作進(jìn)行同步, 除此之外線程中其他操作順序如何不關(guān)心,這時(shí)候就適合用consume來完成這個(gè)操作。例如:

b = *a;

c = *b

第二行的變量c依賴于第一行的執(zhí)行結(jié)果,因此這兩行代碼是“Carries dependency”關(guān)系。顯然,由于consume是針對(duì)有明確依賴關(guān)系的語句來限定其執(zhí)行順序的一種內(nèi)存順序, 而releaxed不提供任何順序保證, 所以consume order要比releaxed order要更加地Strong。

#include 《thread》

#include 《atomic》

#include 《cassert》

#include 《string》

std::atomic《std::string*》 ptr;

int data;

void producer()

{

std::string* p = new std::string(“Hello”);

data = 42;

ptr.store(p, std::memory_order_release);

}

void consumer()

{

std::string* p2;

while (?。╬2 = ptr.load(std::memory_order_consume)))

;

assert(*p2 == “Hello”); // never fires: *p2 carries dependency from ptr

assert(data == 42); // may or may not fire: data does not carry dependency from ptr

}

int main()

{

std::thread t1(producer);

std::thread t2(consumer);

t1.join();

t2.join();

}

assert(*p2 == “Hello”)永遠(yuǎn)不會(huì)失敗,但assert(data == 42)可能會(huì)。原因是:

p2和ptr直接有依賴關(guān)系,但data和ptr沒有直接依賴關(guān)系,

盡管線程1中data賦值在ptr.store()之前,線程2看到的data的值還是不確定的。

2.3 memory order acquire

acquire和release也必須放到一起使用。 release和acquire構(gòu)成了synchronize-with關(guān)系,也就是同步關(guān)系。在這個(gè)關(guān)系下:線程A中所有發(fā)生在release x之前的值的寫操作, 對(duì)線程B的acquire x之后的任何操作都可見。

#include 《thread》

#include 《atomic》

#include 《cassert》

#include 《string》

#include 《iostream》

std::atomic《bool》 ready{ false };

int data = 0;

std::atomic《int》 var = {0};

void sender()

{

data = 42; // A

var.store(100, std::memory_order_relaxed); // B

ready.store(true, std::memory_order_release); // C

}

void receiver()

{

while (!ready.load(std::memory_order_acquire)) // D

;

assert(data == 42); // never failed // E

assert(var == 100); // never failed // F

}

int main()

{

std::thread t1(sender);

std::thread t2(receiver);

t1.join();

t2.join();

}

上面的例子中:

sender線程中data = 42是sequence before原子變量ready的

sender和receiver在C和D處發(fā)生了同步

線程sender中C之前的所有讀寫對(duì)線程receiver都是可見的 顯然, release和acquire組合在一起比release和consume組合更加Strong!

2.4 memory order release

release order一般不單獨(dú)使用,它和acquire和consume組成2種獨(dú)立的內(nèi)存順序搭配。

這里就不用展開啰里啰嗦了。

2.5 memory order acq_rel

acq_rel是acquire和release的疊加。中文不知道該咋描述好:

A read-modify-write operation with this memory order is both an acquire operation and a release operation. No memory reads or writes in the current thread can be reordered before or after this store. All writes in other threads that release the same atomic variable are visible before the modification and the modification is visible in other threads that acquire the same atomic variable.

大致意思是:memory_order_acq_rel適用于read-modify-write operation, 對(duì)于采用此內(nèi)存序的read-modify-write operation,我們可以稱為acq_rel operation, 既屬于acquire operation 也是release operation. 設(shè)有一個(gè)原子變量M上的acq_rel operation:自然的,該acq_rel operation之前的內(nèi)存讀寫都不能重排到該acq_rel operation之后, 該acq_rel operation之后的內(nèi)存讀寫都不能重排到該acq_rel operation之前。 其他線程中所有對(duì)M的release operation及其之前的寫入都對(duì)當(dāng)前線程從該acq_rel operation開始的操作可見, 并且截止到該acq_rel operation的所有內(nèi)存寫入都對(duì)另外線程對(duì)M的acquire operation以及之后的內(nèi)存操作可見[13]。

這里是一個(gè)例子,關(guān)于為什么要有acq_rel可以參考一下:

#include 《thread》

#include 《atomic》

#include 《cassert》

#include 《vector》

std::vector《int》 data;

std::atomic《int》 flag = {0};

void thread_1()

{

data.push_back(42);

flag.store(1, std::memory_order_release);

}

void thread_2()

{

int expected=1;

while (!flag.compare_exchange_strong(expected, 2, std::memory_order_acq_rel)) {

expected = 1;

}

}

void thread_3()

{

while (flag.load(std::memory_order_acquire) 《 2)

;

assert(data.at(0) == 42); // will never fire

}

int main()

{

std::thread a(thread_1);

std::thread b(thread_2);

std::thread c(thread_3);

a.join(); b.join(); c.join();

}

2.6 memory order seq_cst

seq_cst表示順序一致性內(nèi)存模型,在這個(gè)模型約束下不僅同一個(gè)線程內(nèi)的執(zhí)行結(jié)果是和程序順序一致的, 每個(gè)線程間互相看到的執(zhí)行結(jié)果和程序順序也保持順序一致。顯然,seq_cst的約束是最強(qiáng)的,這意味著要犧牲性能為代價(jià)。

atomic int x (0); atomic int y (0);

x. store (1, seq cst ); || y. store (1, seq cst );

int r1 = y.load( seq cst ); || int r2 = x.load( seq cst );

assert (r1 == 1 || r2 == 1);

下面是一個(gè)seq_cst的實(shí)例:

#include 《thread》

#include 《atomic》

#include 《cassert》

std::atomic《bool》 x = {false};

std::atomic《bool》 y = {false};

std::atomic《int》 z = {0};

void write_x()

{

x.store(true, std::memory_order_seq_cst);

}

void write_y()

{

y.store(true, std::memory_order_seq_cst);

}

void read_x_then_y()

{

while (!x.load(std::memory_order_seq_cst))

;

if (y.load(std::memory_order_seq_cst)) {

++z;

}

}

void read_y_then_x()

{

while (!y.load(std::memory_order_seq_cst))

;

if (x.load(std::memory_order_seq_cst)) {

++z;

}

}

int main()

{

std::thread a(write_x);

std::thread b(write_y);

std::thread c(read_x_then_y);

std::thread d(read_y_then_x);

a.join(); b.join(); c.join(); d.join();

assert(z.load() != 0); // will never happen

}

2.7 Relationship with volatile

人的一生總是充滿了疑惑。

可能你會(huì)思考?volatile關(guān)鍵字能夠防止指令被編譯器優(yōu)化,那它能提供線程間(inter-thread)同步語義嗎?答案是:不能?。?!

盡管volatile能夠防止單個(gè)線程內(nèi)對(duì)volatile變量進(jìn)行reorder,但多個(gè)線程同時(shí)訪問同一個(gè)volatile變量,線程間是完全不提供同步保證。

而且,volatile不提供原子性!

并發(fā)的讀寫volatile變量是會(huì)產(chǎn)生數(shù)據(jù)競(jìng)爭的,同時(shí)non volatile操作可以在volatile操作附近自由地reorder。

看一個(gè)例子,執(zhí)行下面的并發(fā)程序,不出意外的話,你不會(huì)得到一個(gè)為0的結(jié)果。

#include 《thread》

#include 《iostream》

volatile int count = 0;

void increase() {

for (int i = 0; i 《 1000000; i++) {

count++;

}

}

void decrease() {

for (int i = 0; i 《 1000000; i++) {

count--;

}

}

int main() {

std::thread t1(increase);

std::thread t2(decrease);

t1.join();

t2.join();

std::cout 《《 count 《《 std::endl;

}

3. Reference

The C/C++ Memory Model: Overview and Formalization

知乎專欄:如何理解C++的6種memory order

理解 C++ 的 Memory Order

理解弱內(nèi)存順序模型

當(dāng)我們?cè)谡務(wù)?memory order 的時(shí)候,我們?cè)谡務(wù)撌裁?/p>

https://en.cppreference.com/w/cpp/atomic/memory_order

Youtube: Atomic’s memory orders, what for? - Frank Birbacher [ACCU 2017]

C++11中的內(nèi)存模型下篇 - C++11支持的幾種內(nèi)存模型

memory ordering, Gavin’s blog

c++11 內(nèi)存模型解讀

memory barriers in c, MariaDB FOUNDATION, pdf

C++ memory order循序漸進(jìn)

Memory Models for C/C++ Programers

Memory Consistency Models: A Tutorial
責(zé)任編輯:pj

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • cpu
    cpu
    +關(guān)注

    關(guān)注

    68

    文章

    11337

    瀏覽量

    226009
  • 計(jì)算機(jī)
    +關(guān)注

    關(guān)注

    19

    文章

    7842

    瀏覽量

    93498
  • 內(nèi)存模型
    +關(guān)注

    關(guān)注

    0

    文章

    7

    瀏覽量

    6233
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    深入剖析CP3CN17可重編程連接處理器

    深入剖析CP3CN17可重編程連接處理器 在嵌入式系統(tǒng)開發(fā)領(lǐng)域,一款性能卓越、功能豐富的處理器是實(shí)現(xiàn)高效穩(wěn)定系統(tǒng)的關(guān)鍵。今天,我們就來深入了解一德州儀器(Texas Instrume
    的頭像 發(fā)表于 04-18 15:20 ?589次閱讀

    Java并發(fā)編程的“基石”——多線程概念初識(shí)

    AI 算力調(diào)度底層:Java 并發(fā)基石與未來技術(shù)融合 當(dāng)我們?cè)谄聊磺傲鲿车嘏c大語言模型對(duì)話,或是看著自動(dòng)駕駛系統(tǒng)瞬間處理海量視覺數(shù)據(jù)時(shí),往往只會(huì)驚嘆于 AI 算法的精妙。然而,在這層絢麗的應(yīng)用外衣
    發(fā)表于 04-16 18:50

    微課-掌握Java并發(fā)編程的“基石”,入門并發(fā)編程

    未來高并發(fā)系統(tǒng)底層邏輯:從入門掌握 Java 并發(fā)編程基石 在人類商業(yè)文明向數(shù)字化全面遷移的宏大進(jìn)程中,有一條隱秘但鐵一般的經(jīng)濟(jì)學(xué)法則正在被無限放大:在算力、存儲(chǔ)和網(wǎng)絡(luò)帶寬構(gòu)成的基礎(chǔ)設(shè)
    的頭像 發(fā)表于 04-14 14:25 ?129次閱讀

    ADSP-2148x SHARC處理器:音頻處理領(lǐng)域的強(qiáng)大之選

    架構(gòu)。它與ADSP-2126x、ADSP-2136x等多種DSP在源代碼層面兼容,并且在SISD模式與第一代ADSP-2106x SHARC處理器也能兼容。這
    的頭像 發(fā)表于 03-23 16:40 ?486次閱讀

    探索ADSP - 21371/ADSP - 21375 SHARC處理器:高性能音頻處理的利器

    - 21375 SHARC處理器憑借其卓越的性能和豐富的功能,成為了高性能音頻處理等應(yīng)用的理想選擇。今天,我們就來深入探究一這款處理器。 文件下載: ADSP-21371.pdf
    的頭像 發(fā)表于 03-23 16:35 ?824次閱讀

    ADSP - 21369 SHARC處理器:高性能音頻處理的理想之選

    卓越性能的產(chǎn)品,下面我們就來詳細(xì)了解一它的特點(diǎn)、架構(gòu)以及應(yīng)用。 文件下載: ADSP-21369.pdf 一、產(chǎn)品概述 ADSP - 21369是一款高性能的32位/40位浮點(diǎn)處理器,專為高性能音頻
    的頭像 發(fā)表于 03-23 16:30 ?371次閱讀

    SMJ320C80數(shù)字信號(hào)處理器架構(gòu)、特性與應(yīng)用全解析

    的運(yùn)算能力和豐富的功能特性,成為了眾多工程師在設(shè)計(jì)中的理想選擇。今天,我們就來深入探討一SMJ320C80的架構(gòu)、特性以及應(yīng)用場(chǎng)景。 文件下載: sm320c80.pdf 一、處理器概述 SMJ320C80是一款單芯片的MIM
    的頭像 發(fā)表于 03-06 16:55 ?1144次閱讀

    TAS3103A數(shù)字音頻處理器:特性、架構(gòu)與應(yīng)用詳解

    TAS3103A數(shù)字音頻處理器:特性、架構(gòu)與應(yīng)用詳解 引言 在當(dāng)今數(shù)字化音頻處理領(lǐng)域,一款高性能、可配置的音頻處理器至關(guān)重要。德州儀器(Texas Instruments)的TAS31
    的頭像 發(fā)表于 02-27 16:25 ?307次閱讀

    MAX262微處理器編程通用有源濾波:設(shè)計(jì)與應(yīng)用指南

    MAX260/MAX261/MAX262 微處理器編程通用有源濾波:設(shè)計(jì)與應(yīng)用指南 在電子設(shè)計(jì)領(lǐng)域,濾波是信號(hào)處理中不可或缺的組件。M
    的頭像 發(fā)表于 01-20 11:05 ?509次閱讀

    嵌入式應(yīng)掌握的幾種能力

    基本掌握嵌入式處理器的基礎(chǔ)知識(shí)。嵌入式處理器種類很多:MCU(微控制)、MPU(微處理器)、DSP(數(shù)字信號(hào)
    發(fā)表于 12-08 06:05

    關(guān)于協(xié)處理器自定義指令的實(shí)現(xiàn)

    ‘b1111011 ——— 7’h7b 隨后的6表示指令的14到12位,即funct3, 協(xié)處理器的rtl代碼中可見這個(gè)定義,這里的110的順序?qū)?yīng)順序?yàn)閞d,rs1,rs2,使用寄存的話就把對(duì)應(yīng)
    發(fā)表于 10-31 06:36

    基于E203 NICE協(xié)處理器擴(kuò)展指令

    國一的協(xié)處理器應(yīng)用 (1) 概念 領(lǐng)域特定架構(gòu)(Domain SpecificArchitecture,DSA),使用特定的硬件做特定的事情[18],也就是說,將主處理器和協(xié)
    發(fā)表于 10-21 14:35

    基于E203 NICE協(xié)處理器擴(kuò)展指令2.0

    應(yīng)用 (1) 概念 領(lǐng)域特定架構(gòu)(Domain Specific Architecture,DSA),使用特定的硬件做特定的事情[18],也就是說,將主處理器和協(xié)處理器加速
    發(fā)表于 10-21 10:39

    龍芯處理器支持WINDOWS嗎?

    龍芯處理器目前不支持原生運(yùn)行Windows操作系統(tǒng),主要原因如下: 架構(gòu)差異 龍芯架構(gòu):龍芯早期基于MIPS架構(gòu),后續(xù)轉(zhuǎn)向自主研發(fā)的LoongArch指令集(與x86/ARM不兼容
    發(fā)表于 06-05 14:24

    技術(shù)分享 | 如何在2k0300(LoongArch架構(gòu)處理器上跑通qt開發(fā)流程

    技術(shù)分享 | 如何在2k0300開發(fā)板(LoongArch架構(gòu)處理器上跑通qt開發(fā)流程
    的頭像 發(fā)表于 05-20 11:05 ?1043次閱讀
    技術(shù)分享 | 如何在2k0300(LoongArch<b class='flag-5'>架構(gòu)</b>)<b class='flag-5'>處理器</b>上跑通qt開發(fā)流程
    仁布县| 榆中县| 桐梓县| 玉龙| 井陉县| 湖州市| 昭苏县| 江安县| 柘城县| 砀山县| 板桥市| 富川| 元阳县| 松原市| 右玉县| 子长县| 大丰市| 察隅县| 土默特右旗| 崇礼县| 衡南县| 利辛县| 浠水县| 江门市| 来凤县| 苗栗县| 屯门区| 卓尼县| 连云港市| 金寨县| 洞头县| 闻喜县| 龙游县| 高尔夫| 东城区| 浠水县| 江孜县| 灵石县| 泰安市| 滨海县| 淄博市|