MDC/MDIO接口是為MII總線接口定義的，在802.3協(xié)議clause 22中有詳細(xì)的介紹，MII用于連接MAC和PHY,包含兩種信號(hào)：

1.數(shù)據(jù)接口，用于MAC和PHY之間接收和發(fā)送以太網(wǎng)數(shù)據(jù)

2.一個(gè)PHY管理接口，即MDIO接口，用于讀寫PHY的控制寄存器和狀態(tài)寄存器。

本文主要描述PHY的管理接口,MDIO/MDC.

MDIO總線只支持 MAC作為主設(shè)備，PHY作為從設(shè)備。MIDO支持兩種時(shí)序，分別為Clause 22和Clause 45.

MDIO clause 22 是 MDIO 使用的一種信號(hào)時(shí)序，在這個(gè)信號(hào)時(shí)序模式，MAC 先向 MDIO 信號(hào)線上拍 32 個(gè)周期，接著傳輸 16 bit 的控制位。16 個(gè)信號(hào)位包含了兩個(gè)開始位， 2 個(gè)訪問控制位，5 bits 的 PHY 地址，5 bits 的寄存器地址，以及 2 bits 的翻轉(zhuǎn)位。 當(dāng)進(jìn)行寫操作的時(shí)候，MAC 在接下來的周期中提供地址和數(shù)據(jù)；當(dāng)進(jìn)行讀操作的時(shí)候， PHY 會(huì)翻轉(zhuǎn) MDIO 之后向 MDIO 信號(hào)線上發(fā)送數(shù)據(jù)。

MDIO也支持 Clause 45時(shí)序，其是 Clause 22的拓展協(xié)議。與 Clause 22不同的是， 16位中的起始位：Clause 22是 00， 而 Clause 45是 01.

MDC (Management Data Clock), MDC是由MAC管理實(shí)體輸出給PHY，作為管理數(shù)據(jù)MDIO的參考時(shí)鐘信號(hào)，在上升沿觸發(fā)MDIO的讀寫。MDC是一個(gè)非周期性的信號(hào)，最小時(shí)鐘周期為400ns，與MII中的TX_CLK和RX_CLK無關(guān)。

MDIO(Management Data Input Output)，MDIO是一個(gè)雙向信號(hào)線，用來傳輸PHY的控制和狀態(tài)信息?？刂菩畔⒂蒑AC驅(qū)動(dòng)，狀態(tài)信息有PHY驅(qū)動(dòng)。MDIO信號(hào)線初始為三態(tài)，由MAC或者PHY來驅(qū)動(dòng)信號(hào)。

MDC/MDIO時(shí)序圖

當(dāng)MDIO由MAC驅(qū)動(dòng)的時(shí)候，MAC芯片提供最小10ns的建立時(shí)間和最小10ns的保持時(shí)間。

需要注意的是，為了保證PHY能準(zhǔn)確采樣，當(dāng)MAC向MDIO寫數(shù)據(jù)的時(shí)候，需要在MDC的上升沿之前就把數(shù)據(jù)寫到MDIO上，要求等待10ns以上再發(fā)出一個(gè)MDC的上升沿。

當(dāng)MDIO由PHY芯片驅(qū)動(dòng)時(shí)候，由MAC芯片在MDC的上升沿進(jìn)行采樣。而為了保證MAC能準(zhǔn)確采樣，當(dāng)PHY向MDIO寫數(shù)據(jù)時(shí)，這個(gè)clock-to-data的delay時(shí)間范圍可以是0-300ns（小于上面提到的400ns）。

Preamble+Start：32bits的前導(dǎo)碼以及2bit的開始位。

OP Code：2bits的操作碼，10表示讀，01表示寫

PHYAD：5bits的PHY地址，一般PHY地址從0開始順序編號(hào)，例如6口switch中PHY地址為0-5。

REGAD：5bits的寄存器地址，即要讀或?qū)懙募拇嫫鳌?/p>

Turn Around：2bits的TA，在讀命令中，MDIO在此時(shí)由MAC驅(qū)動(dòng)改為PHY驅(qū)動(dòng)，并等待一個(gè)時(shí)鐘周期準(zhǔn)備發(fā)送數(shù)據(jù)。在寫命令中，不需要MDIO方向發(fā)生變化，則只是等待兩個(gè)時(shí)鐘周期準(zhǔn)備寫入數(shù)據(jù)。

Data：16bits數(shù)據(jù)，在讀命令中，PHY芯片將讀到的對(duì)應(yīng)PHYAD的REGAD寄存器的數(shù)據(jù)寫到Data中，在寫命令中，MAC將要寫入對(duì)應(yīng)PHYAD的REGAD寄存器的值寫入Data中。

Idle：空閑狀態(tài)，此時(shí)MDIO無源驅(qū)動(dòng)，處高阻狀態(tài)，但一般用上拉電阻使其處在高電平。

Marvel CN71XX的SMI電路圖

CN71XX的CPU有兩個(gè)SMI的管理接口，其中SMI0連接到了BCM54210的PHY芯片。