PCB技術(shù)：AD中在板優(yōu)化走線被阻礙怎么解決
AD中在板優(yōu)化的時(shí)候，走線在遇到銅皮的時(shí)候會(huì)不好走線的情況，此時(shí)我們可以采取如下方法，快速的處理這一問(wèn)題：
走線被阻礙
可以讓銅皮重新鋪一次的瞬間，按ESC取消，【相當(dāng)與鋪銅10%一下的狀態(tài)】
這樣之后就可以走線了你走好線之后，在重新鋪一次就好了.
編輯：hfy
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題，請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
-
pcb
+關(guān)注
關(guān)注
4418文章
23979瀏覽量
426468 -
走線
+關(guān)注
關(guān)注
3文章
120瀏覽量
24669
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
熱點(diǎn)推薦
07. 如何在Allegro中設(shè)置可以走線但不能鋪的銅區(qū)域？| 芯巧Allegro PCB 設(shè)計(jì)小訣竅
背景介紹：我們在進(jìn)行PCB設(shè)計(jì)時(shí)，經(jīng)常需要繪制一些禁止鋪銅但是允許走線的區(qū)域，如果我們直接使用Route Keepout繪制的話，雖然可以實(shí)現(xiàn)在此區(qū)域內(nèi)禁止鋪銅的效果，但是
發(fā)表于 04-09 17:23
高速電路板走線中趨膚效應(yīng)的產(chǎn)生機(jī)理分析
在高速信道中，尤其是當(dāng)使用低損耗層壓材料時(shí)，導(dǎo)體損耗主導(dǎo)著介電損耗。因此，信道性能的準(zhǔn)確預(yù)測(cè)依賴于導(dǎo)體損耗的精確建模。在直流（DC）情況下，導(dǎo)體中的電流分布是均勻的。然而，
05. 如何在 Allegro 中沿著板子輪廓走線？| 芯巧Allegro PCB 設(shè)計(jì)小訣竅
背景介紹：在PCB設(shè)計(jì)過(guò)程中我們經(jīng)常會(huì)遇到異形板框的設(shè)計(jì)要求，最常見的比如FPC設(shè)計(jì)、消費(fèi)類控制板設(shè)計(jì)以及燈
發(fā)表于 04-03 16:46
03. 如何把 PCB 板上的線變成銅皮？| 芯巧Allegro PCB 設(shè)計(jì)小訣竅
Allegro PCB設(shè)計(jì)小訣竅系列--如何把PCB板上的線變成銅皮背景介紹：我們在進(jìn)行PCB設(shè)
發(fā)表于 04-03 16:40
PCB走線“粗、短、直”的根本原理
在模電、高頻電子、EMC設(shè)計(jì)及PCB Layout中，“粗、短、直”是PCB走線的核心準(zhǔn)則，其本
PCB板雙面布局的DDR表底走線居然不一樣
高速先生成員-- 黃剛
最近Chris都在出差，在各地的研討會(huì)上與眾多的硬件工程師交流，發(fā)現(xiàn)現(xiàn)在硬件工程師除了對(duì)前端的硬件原理很了解之外，也慢慢的對(duì)PCB設(shè)計(jì)有了很深的認(rèn)知。在某一次交談中
發(fā)表于 12-11 10:43
PCB設(shè)計(jì)中的走線寬度與電流管理
工程師在設(shè)計(jì)的時(shí)候，很容易忽略走線寬度的問(wèn)題，因?yàn)樵跀?shù)字設(shè)計(jì)時(shí)，走線寬度不在 考慮范圍里面。通常情況下，都會(huì)嘗試用最小的線寬去設(shè)計(jì)走線，這時(shí)
揭秘PCB設(shè)計(jì)生死線：走線寬度、銅厚與溫升如何決定電流承載力？
一站式PCBA加工廠家今天為大家講講PCB走線與過(guò)孔的電流承載能力有受什么影響?PCB走線與過(guò)孔
【EMC技術(shù)案例】共模電感與電源模塊之間PCB走線導(dǎo)致RE超標(biāo)案例
【EMC技術(shù)案例】共模電感與電源模塊之間PCB走線導(dǎo)致RE超標(biāo)案例
技術(shù)資訊 I Allegro PCB設(shè)計(jì)中的扇出孔操作
，扇出是為印刷電路板上的表面貼裝器件創(chuàng)建分散通孔的過(guò)程。上期我們介紹了在布線操作中的布線優(yōu)化操作，實(shí)現(xiàn)PCB的合理規(guī)范
技術(shù)資訊 I Allegro PCB 設(shè)計(jì)中布線優(yōu)化
本文要點(diǎn)作為一名資深的電子設(shè)計(jì)工程師，在Allegro中將走線優(yōu)化好、散熱調(diào)整好、阻抗控制精準(zhǔn)，能夠?yàn)楹笃谡{(diào)試和改板省下不少心力，好處就不用
技術(shù)資訊 I Allegro 設(shè)計(jì)中的走線約束設(shè)計(jì)
本文要點(diǎn)在進(jìn)行時(shí)序等長(zhǎng)布線操作的時(shí)候，在布線操作的時(shí)候不管你是走蛇形線還是走折線，約束管理器會(huì)自動(dòng)幫你計(jì)算長(zhǎng)度、標(biāo)偏差，通過(guò)精確控制走線長(zhǎng)度
PCB中的Gerber文件是什么
Gerber 文件是用于電子設(shè)計(jì)自動(dòng)化(EDA)中，尤其是在印刷電路板(PCB)設(shè)計(jì)和制造過(guò)程中，傳遞電路圖層、焊盤、
別蒙我，PCB板上這幾對(duì)高速走線怎么看我都覺得一樣！
的影響。對(duì)于PCB設(shè)計(jì)工程師來(lái)說(shuō)其實(shí)也不再是簡(jiǎn)單的拉通走線就完事了哈。最好需要自己懂一點(diǎn)SI相關(guān)的理論，才能摳出比別人性能更好的走線細(xì)節(jié)，當(dāng)
發(fā)表于 06-09 14:34
allegro軟件走線命令下參數(shù)不顯示如何解決
在PCB設(shè)計(jì)中，走線命令是頻繁使用的功能之一。執(zhí)行走線命令后，通常會(huì)在Options面板
評(píng)論