現(xiàn)代電子設(shè)備對數(shù)據(jù)傳輸速度和更小體積的需求與日俱增，不斷推動柔性電路板的發(fā)展。剛?cè)峤Y(jié)合印刷電路板（PCB）由剛性母板和柔性電路組成，一些層上的柔性電路會直接連在剛性母板上（圖 1）。剛?cè)峤Y(jié)合板的體積更小、重量更輕且成本更低，被廣泛用于現(xiàn)代化的電子設(shè)備。優(yōu)越的彎曲度、適合小空間以及低制造成本，這些特點使其成為移動通信產(chǎn)品的理想選擇。

圖 1：剛?cè)峤Y(jié)合電路板

剛?cè)?PCB 的電磁（EM）分析一直都不簡單，需要對將電路板彎曲安裝到很小的空間這一復(fù)雜的過程進行建模?；?CadenceClarity 3D Solver 場求解器的工作流程提供了必要的工具互操作性，幫助設(shè)計師使用 3D 有限元分析法（FEM）精準(zhǔn)驗證剛?cè)釋?dǎo)線的信號完整性。對比依賴人工設(shè)計的傳統(tǒng)流程，這一工作流程可以高效設(shè)置 EM 仿真環(huán)境，減少出錯。

Cadence AllegroPCB Editor 編輯器可以幫助設(shè)計師輕松創(chuàng)建并將電路板可視化，被廣泛用于剛?cè)?PCB 的設(shè)計。這一工具的具體功能包括剛?cè)嶙冃危ɡ鐝澢?、支持柔性電路覆蓋的多重柔性復(fù)合、剛?cè)岱謪^(qū)管理以及覆蓋率和間隙檢查（例如層間檢查）。

PCB 設(shè)計師參考指南將元件安裝在特定空間并完成電路板布局（ECAD）后，ECAD 數(shù)據(jù)會被導(dǎo)入 Clarity 3D Solver 進行完整的 3D FEM EM 仿真。Clarity 3D Solver 被用于 PCB、IC 封裝以及片上系統(tǒng)（SoIC）的關(guān)鍵互聯(lián)設(shè)計，采用了 Cadence 分布式多重處理技術(shù)，為大型設(shè)計提供近乎無限的處理能力和 10 倍的速度提升。

對比平面 PCB 幾何構(gòu)型仿真，剛?cè)?PCB 要將剛性電路板與可以在任意方向彎曲和扭曲的 3D 柔性板結(jié)合（圖 2），工作流程更加復(fù)雜。

剛?cè)峤Y(jié)合板的傳統(tǒng)設(shè)計方法采用的是機械計算機輔助設(shè)計（MCAD）流程，電路板首先被導(dǎo)入 AutoCAD 等 3D MCAD 工具進行 3D 彎曲，然后將彎曲的電路板以 a.step/.iges/.sat 文件格式導(dǎo)出至 3D EM 工具進行 S 參數(shù)提取，這個過程經(jīng)常會由于彎曲時通孔與層的錯配以及長度錯配而出現(xiàn)人為錯誤，對 EM 工具進行材料屬性定義和端口創(chuàng)建時也難免出現(xiàn)問題。

即便整個流程都順利完成，EM 仿真也可能由于設(shè)計復(fù)雜性和網(wǎng)格劃分的問題而無法進行。設(shè)計師會被迫陷入從 MCAD 工具到幾何構(gòu)型重塑再到 EM 引擎的仿真設(shè)置惡性循環(huán)。這一迭代過程需要繁瑣的用戶溝通且極為耗時，取決于設(shè)計范圍，幾個小時到幾天，甚至幾個禮拜都有可能。

圖 2：有 4 個剛性區(qū)域和 3 個柔性區(qū)域的剛?cè)峤Y(jié)合電路板

自動化工作流程

Cadence 工作流程采用全自動化、易于使用的解決方案，很好地應(yīng)對了剛?cè)釓澢治龅奶魬?zhàn)，設(shè)計師僅需幾分鐘即可輕松完成設(shè)置。流程具體分成 5 個步驟：

01在 Allegro PCB Editor 軟件中定義參數(shù)。

02將定義好的參數(shù)導(dǎo)入 Clarity 3D Solver 環(huán)境，并驗證疊層物理屬性、網(wǎng)絡(luò)、元件和不同區(qū)域的準(zhǔn)確性。

03使用自動化端口工具定義端口。

04將獲得的 .spd 文件導(dǎo)入 Clarity 3D Solver 工作臺環(huán)境。

05定義解決方案的頻率和頻率掃描，啟動仿真。

上述步驟與傳統(tǒng)人工 MCAD 工作流程的不同之處可參考圖 3。

圖 3：傳統(tǒng) MCAD 工作流程（左）與自動化 Cadence Allegro/Clarity 流程（右）

為了進一步描述自動化工作流程的細(xì)節(jié)，我們使用 10 GHz 的 Clarity 3D Solver，并將頻率掃描設(shè)定為 10 MHz 到 10 GHz，對有三處彎曲的剛?cè)?PCB 進行仿真。

Clarity 3D Solver 的自動自適應(yīng)有限元網(wǎng)格加密功能可以保持剛?cè)?PCB 的準(zhǔn)確度。平行化技術(shù)確保網(wǎng)格劃分與頻率掃描可以在多個計算機進行分區(qū)和分布運行，縮短仿真復(fù)雜剛?cè)峤Y(jié)構(gòu)的整體時間。圖 4 中顯示了剛?cè)峤Y(jié)合板已選網(wǎng)格的仿真|S21|與|S11|。圖 5 描述了網(wǎng)格劃分和金屬層的表面電流密度，以及柔性 PCB 彎曲的建模方式。

圖 4：已選網(wǎng)格的仿真|S21|與|S11|

圖 5：電介質(zhì)層（a）和金屬層（b）的網(wǎng)格劃分，金屬層的表面電流密度（c）

示例二選擇了另外一種三處彎曲剛?cè)峤Y(jié)合板，擁有三個柔性區(qū)和 2 個剛性區(qū)（圖 6）。信號線從剛性區(qū) 1 出發(fā)，一路經(jīng)過柔性區(qū) 1、2、3，在剛性區(qū) 2 中止。接地平面由 0.3 mm 線寬和 0.3 mm 間隙的兩條對角交叉平行線（Xhatch）構(gòu)成。

圖 6（c）中顯示了位于 2 個剛性截面處的端點。電路性能的仿真環(huán)境為 10 GHz，頻率掃描為 10 MHz 到 10 GHz。圖 7所示的網(wǎng)格劃分描述了 Clarity 3D Solver 下交叉平行線接地平面、彎曲區(qū)域和信號網(wǎng)的建模層與分析細(xì)節(jié)。圖 8 中的仿真|S21|和|S11|顯示了彎曲參數(shù)與頻率響應(yīng)函數(shù)的細(xì)微差別。

圖 6：三處彎曲剛?cè)峤Y(jié)合板在 Allegro PCB Editor 中顯示的布局（a）、三維視圖（b）和在 Clarity 3D Solver 工作臺中的剖面（c）

圖 7：金屬層的網(wǎng)格劃分、柔性電路和剛性板視圖

圖 8：已選網(wǎng)格的仿真|S21|與|S11|

結(jié)論

剛?cè)峤Y(jié)合 PCB 的工作流程呈現(xiàn)了集成化設(shè)計與 EM 分析解決方案對產(chǎn)品設(shè)計周期的加速。這一針對剛?cè)?PCB EM 分析簡單且高效的工作流程可以節(jié)省 PCB 和 EM 設(shè)計師大量的設(shè)計和分析時間。

EM 工程師可以使用這一工作流程中的 Clarity3 D Solver 簡化設(shè)計步驟、快速開發(fā)產(chǎn)品、縮短上市時間。

編輯：jq