日B视频 亚洲,啪啪啪网站一区二区,91色情精品久久,日日噜狠狠色综合久,超碰人妻少妇97在线,999青青视频,亚洲一区二卡,让本一区二区视频,日韩网站推荐

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

關(guān)于FPGA中Sobel的簡(jiǎn)介與實(shí)現(xiàn)

FPGA之家 ? 來(lái)源:FPGA之家 ? 作者:FPGA之家 ? 2021-04-07 11:42 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

一。 Sobel簡(jiǎn)介

一句話可以概況為,分別求水平與豎直梯度,然后求平方和再開方(近似的話就直接求絕對(duì)值之和),最后與設(shè)定的閾值進(jìn)行比較,大于的話就賦值為0,小于的話就賦值為255

x方向梯度dx的求法:3*3的圖像矩陣與下面的矩陣在對(duì)應(yīng)位置相乘然后相加

9c1adcec-92eb-11eb-8b86-12bb97331649.png

y方向梯度dy的求法:同上

9c661eb4-92eb-11eb-8b86-12bb97331649.png

二。 代碼實(shí)現(xiàn)

這里采用近似計(jì)算G = |dx| + |dy|,正負(fù)號(hào)分開計(jì)算,然后用大的數(shù)減去小的數(shù)

reg[10:0] Sobel_px ,Sobel_nx;reg[10:0] Sobel_py ,Sobel_ny;

wire[10:0] Sobel_x;wire[10:0] Sobel_y;

wire[7:0] Sobel_data;

//x方向的梯度assign Sobel_x = (Sobel_px 》 Sobel_nx) ? (Sobel_px - Sobel_nx) : (Sobel_nx - Sobel_px);//y方向的梯度assign Sobel_y = (Sobel_py 》 Sobel_ny) ? (Sobel_py - Sobel_ny) : (Sobel_ny - Sobel_py);assign Sobel_data = (Sobel_x + Sobel_y 》 ‘d135) ? ’d0 : ‘d255;

always@(posedge clk_9M or negedge rst)begin if(rst == 1’b0) begin Sobel_px 《= ‘d0; Sobel_nx 《= ’d0; end else if(cur_x 》= ‘d100 && cur_x 《= ’d199 && cur_y 》= ‘d50) begin Sobel_nx 《= data_line_11 + data_line_21 + data_line_21 + data_line_31; Sobel_px 《= data_line_13 + data_line_23 + data_line_23 + data_line_33; end else begin Sobel_nx 《= ’d0; Sobel_px 《= ‘d0; endend

always@(posedge clk_9M or negedge rst)begin if(rst == 1’b0) begin Sobel_py 《= ‘d0; Sobel_ny 《= ’d0; end else if(cur_x 》= ‘d100 && cur_x 《= ’d199 && cur_y 》= ‘d50) begin Sobel_py 《= data_line_11 + data_line_12 + data_line_12 + data_line_13; Sobel_ny 《= data_line_31 + data_line_32 + data_line_32+ data_line_33; end else begin Sobel_ny 《= ’d0; Sobel_py 《= ‘d0; endend
編輯:lyn

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1664

    文章

    22513

    瀏覽量

    639641
  • sobel
    +關(guān)注

    關(guān)注

    0

    文章

    12

    瀏覽量

    8236

原文標(biāo)題:FPGA實(shí)現(xiàn)Sobel邊緣檢測(cè)

文章出處:【微信號(hào):zhuyandz,微信公眾號(hào):FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    Altera Agilex FPGA與SoC實(shí)現(xiàn)更智能的AI

    的架構(gòu)演進(jìn)。該系列相較上一代性能提升高達(dá) 2 倍,在內(nèi)部基準(zhǔn)測(cè)試位頻率突破 650 MHz,還通過優(yōu)化資源配置,實(shí)現(xiàn)了功耗與成本的顯著下降。
    的頭像 發(fā)表于 04-02 14:24 ?477次閱讀

    基于FPGA的磁場(chǎng)定向控制實(shí)現(xiàn)方案

    FOC控制算法對(duì)傳感器采樣速率和處理器算力提出了一定的要求,使用 FPGA 實(shí)現(xiàn)的 FOC 可以獲得更好的實(shí)時(shí)性,并且更方便進(jìn)行多路擴(kuò)展和多路反饋協(xié)同。
    的頭像 發(fā)表于 03-31 15:27 ?275次閱讀
    基于<b class='flag-5'>FPGA</b>的磁場(chǎng)定向控制<b class='flag-5'>實(shí)現(xiàn)</b>方案

    使用Aurora 6466b協(xié)議實(shí)現(xiàn)AMD UltraScale+ FPGA與AMD Versal自適應(yīng)SoC的對(duì)接

    在本博客,我們將介紹使用 Aurora 6466b 協(xié)議實(shí)現(xiàn) AMD UltraScale+ FPGA 與 AMD Versal 自適應(yīng) SoC 的對(duì)接。我們還將涵蓋有關(guān) IP 配置、FPG
    的頭像 發(fā)表于 01-13 14:04 ?3853次閱讀
    使用Aurora 6466b協(xié)議<b class='flag-5'>實(shí)現(xiàn)</b>AMD UltraScale+ <b class='flag-5'>FPGA</b>與AMD Versal自適應(yīng)SoC的對(duì)接

    【ALINX 教程】FPGA Multiboot 功能實(shí)現(xiàn)——基于 ALINX Artix US+ AXAU25 開發(fā)板

    系統(tǒng)級(jí)設(shè)計(jì) 階段的學(xué)習(xí)者 Multiboot 功能概述 在基礎(chǔ)實(shí)驗(yàn),FPGA 通常通過 JTAG 下載 bitstream,這種方式掉電后配置就丟失,亦無(wú)法實(shí)現(xiàn)遠(yuǎn)程升級(jí)。Multiboot 通過將多個(gè)配置
    的頭像 發(fā)表于 01-05 15:41 ?1721次閱讀
    【ALINX 教程】<b class='flag-5'>FPGA</b> Multiboot 功能<b class='flag-5'>實(shí)現(xiàn)</b>——基于 ALINX Artix US+ AXAU25 開發(fā)板

    如何使用FPGA實(shí)現(xiàn)SRIO通信協(xié)議

    本例程詳細(xì)介紹了如何在FPGA實(shí)現(xiàn)Serial RapidIO(SRIO)通信協(xié)議,并通過Verilog語(yǔ)言進(jìn)行編程設(shè)計(jì)。SRIO作為一種高速、低延遲的串行互連技術(shù),在高性能計(jì)算和嵌入式系統(tǒng)中廣
    的頭像 發(fā)表于 11-12 14:38 ?6124次閱讀
    如何使用<b class='flag-5'>FPGA</b><b class='flag-5'>實(shí)現(xiàn)</b>SRIO通信協(xié)議

    基于FPGA的膚色檢測(cè)方案簡(jiǎn)介

    的白色區(qū)域擴(kuò)大,從而抵消腐蝕操作對(duì)圖像帶來(lái)的變化。通過腐蝕和膨脹,可以在幾乎不改變圖像的前提下消除干擾,提高膚色檢測(cè)準(zhǔn)確度。其效果如下所示: 在FPGA實(shí)現(xiàn)腐蝕和膨脹操作最主要的就是按照
    發(fā)表于 10-28 07:07

    如何利用Verilog HDL在FPGA實(shí)現(xiàn)SRAM的讀寫測(cè)試

    本篇將詳細(xì)介紹如何利用Verilog HDL在FPGA實(shí)現(xiàn)SRAM的讀寫測(cè)試。SRAM是一種非易失性存儲(chǔ)器,具有高速讀取和寫入的特點(diǎn)。在FPGA
    的頭像 發(fā)表于 10-22 17:21 ?4596次閱讀
    如何利用Verilog HDL在<b class='flag-5'>FPGA</b>上<b class='flag-5'>實(shí)現(xiàn)</b>SRAM的讀寫測(cè)試

    聊聊FPGA的TDC原理

    今天我們不談高大上的物理學(xué),只聊聊如何在 FPGA ,用一串加法器和 D 觸發(fā)器,“數(shù)清楚時(shí)間”——這就是時(shí)間數(shù)字轉(zhuǎn)換器(TDC)的魅力。
    的頭像 發(fā)表于 09-02 15:15 ?2677次閱讀
    聊聊<b class='flag-5'>FPGA</b><b class='flag-5'>中</b>的TDC原理

    AI狂飆, FPGA會(huì)掉隊(duì)嗎? ()

    在上篇,我們介紹了FPGA的前面兩個(gè)特點(diǎn):硬件可編程、并行與實(shí)時(shí),也列舉了這兩個(gè)特點(diǎn)帶來(lái)的諸多機(jī)會(huì)。在本文中,我們將繼續(xù)介紹另外兩個(gè)特點(diǎn),以集齊FPGA的四大特點(diǎn)和生存機(jī)會(huì)。FPGA
    的頭像 發(fā)表于 08-08 09:36 ?1219次閱讀
    AI狂飆, <b class='flag-5'>FPGA</b>會(huì)掉隊(duì)嗎? (<b class='flag-5'>中</b>)

    FPGA利用DMA IP核實(shí)現(xiàn)ADC數(shù)據(jù)采集

    DMA IP核來(lái)實(shí)現(xiàn)高效數(shù)據(jù)傳輸?shù)牟襟E,包括創(chuàng)建項(xiàng)目、配置ADC接口、添加和連接DMA IP核、設(shè)計(jì)控制邏輯、生成比特流、軟件開發(fā)及系統(tǒng)集成。文章還強(qiáng)調(diào)了系統(tǒng)實(shí)現(xiàn)不可或缺的ip_repo文件的重要性和作用。
    的頭像 發(fā)表于 07-29 14:12 ?5364次閱讀

    基于Matlab與FPGA的雙邊濾波算法實(shí)現(xiàn)

    前面發(fā)過中值、均值、高斯濾波的文章,這些只考慮了位置,并沒有考慮相似度。那么雙邊濾波來(lái)了,既考慮了位置,有考慮了相似度,對(duì)邊緣的保持比前幾個(gè)好很多,當(dāng)然實(shí)現(xiàn)上也是復(fù)雜很多。本文將從原理入手,采用Matlab與FPGA設(shè)計(jì)實(shí)現(xiàn)雙邊
    的頭像 發(fā)表于 07-10 11:28 ?4859次閱讀
    基于Matlab與<b class='flag-5'>FPGA</b>的雙邊濾波算法<b class='flag-5'>實(shí)現(xiàn)</b>

    基于FPGA的壓縮算法加速實(shí)現(xiàn)

    本設(shè)計(jì),計(jì)劃實(shí)現(xiàn)對(duì)文件的壓縮及解壓,同時(shí)優(yōu)化壓縮中所涉及的信號(hào)處理和計(jì)算密集型功能,實(shí)現(xiàn)對(duì)其的加速處理。本設(shè)計(jì)的最終目標(biāo)是證明在充分并行化的硬件體系結(jié)構(gòu) FPGA
    的頭像 發(fā)表于 07-10 11:09 ?2622次閱讀
    基于<b class='flag-5'>FPGA</b>的壓縮算法加速<b class='flag-5'>實(shí)現(xiàn)</b>

    開源FPGA硬件,核心開發(fā)者招募......

    01背景簡(jiǎn)介近期,小眼睛科技聯(lián)合紫光同創(chuàng)及電子發(fā)燒友發(fā)起了#擁抱開源!一起來(lái)做FPGA開發(fā)板活動(dòng),活動(dòng)一經(jīng)發(fā)布,得到了很多開源愛好者的熱烈響應(yīng),再次感謝大家的支持!為便于活動(dòng)順利開展,我們將根據(jù)大家
    的頭像 發(fā)表于 06-20 08:03 ?1301次閱讀
    開源<b class='flag-5'>FPGA</b>硬件,核心開發(fā)者招募<b class='flag-5'>中</b>......

    FPGA與高速ADC接口簡(jiǎn)介

    本文介紹FPGA與高速ADC接口方式和標(biāo)準(zhǔn)以及JESD204與FPGA高速串行接口。
    的頭像 發(fā)表于 06-12 14:18 ?3441次閱讀
    <b class='flag-5'>FPGA</b>與高速ADC接口<b class='flag-5'>簡(jiǎn)介</b>

    是否有關(guān)于如何通過 I2C 總線上的 uProcessor 或 FPGA 與芯片通信的文檔?

    我們正在做一個(gè)項(xiàng)目,我們想回讀電纜的eMarker芯片。 瀏覽不同的評(píng)估板和數(shù)據(jù)表,看來(lái)我們需要為芯片編譯代碼。 1. 芯片是否預(yù)配置了默認(rèn)固件? 2. 是否有關(guān)于如何通過 I2C 總線
    發(fā)表于 05-29 06:13
    错那县| 双鸭山市| 天全县| 湄潭县| 宜州市| 文水县| 建始县| 潜江市| 彭阳县| 德化县| 湘潭县| 海盐县| 松溪县| 寻乌县| 临海市| 东阳市| 黎平县| 宜州市| 建昌县| 陆良县| 惠东县| 铜陵市| 顺昌县| 阳山县| 曲松县| 锦州市| 繁昌县| 仪征市| 华亭县| 敦化市| 新津县| 措勤县| 承德市| 根河市| 鸡泽县| 毕节市| 庄河市| 万盛区| 青岛市| 肥乡县| 宜州市|