日B视频 亚洲,啪啪啪网站一区二区,91色情精品久久,日日噜狠狠色综合久,超碰人妻少妇97在线,999青青视频,亚洲一区二卡,让本一区二区视频,日韩网站推荐

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

VIVADO中時(shí)序報(bào)告中WNS、WHS、TNS、THS有什么含義

OpenFPGA ? 來源:CSDN技術(shù)社區(qū) ? 作者:zpc0212 ? 2021-10-21 14:32 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

VIVADO中時(shí)序報(bào)告中WNS,WHS,TNS,THS含義運(yùn)行“report_timing”或“report_timing_summary”命令后,會(huì)注意到 WNS、TNS、WHS 和 THS。

WNS 代表最差負(fù)時(shí)序裕量 (Worst Negative Slack)

TNS 代表總的負(fù)時(shí)序裕量 (Total Negative Slack),也就是負(fù)時(shí)序裕量路徑之和。

WHS 代表最差保持時(shí)序裕量 (Worst Hold Slack)

THS 代表總的保持時(shí)序裕量 (Total Hold Slack),也就是負(fù)保持時(shí)序裕量路徑之和。

這些值告訴設(shè)計(jì)者設(shè)計(jì)與時(shí)序要求相差多少。如果為正值,則說明能達(dá)到時(shí)序要求,若為負(fù)值,則說明時(shí)序達(dá)不到要求。

但是并不代表有時(shí)序警告功能實(shí)現(xiàn)不了,只是工程不穩(wěn)定。更加或者刪減模塊甚至重新編譯都會(huì)出現(xiàn)問題。這時(shí)候可以打開implementation查看時(shí)序警告的位置。

9212b4c2-322d-11ec-82a8-dac502259ad0.png

所謂時(shí)序達(dá)不到要求就是指不能夠滿足建立保持時(shí)間,應(yīng)該去關(guān)注對(duì)于時(shí)序的約束。

時(shí)序約束包括很多,后面會(huì)針對(duì)這方面專門出一個(gè)專欄。主要的是對(duì)時(shí)鐘信號(hào)的周期、占空比的約束,時(shí)鐘分組,時(shí)鐘抖動(dòng),還有IO的輸入輸出延時(shí)約束等

來源:https://support.xilinx.com/s/article/51455?language=zh_CN

編輯:jq

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • THS
    THS
    +關(guān)注

    關(guān)注

    0

    文章

    11

    瀏覽量

    16145
  • Vivado
    +關(guān)注

    關(guān)注

    19

    文章

    860

    瀏覽量

    71419

原文標(biāo)題:【Vivado那些事兒】VIVADO中時(shí)序報(bào)告中WNS,WHS,TNS,THS含義

文章出處:【微信號(hào):Open_FPGA,微信公眾號(hào):OpenFPGA】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    SOT23-5不是版本號(hào):解讀封裝命名的數(shù)字含義

    規(guī)則的“數(shù)字”分別代表什么。 SOT的含義:SOT是?Small?Outline?Transistor(小外形晶體管)的縮寫。只要
    的頭像 發(fā)表于 04-29 10:23 ?142次閱讀
    SOT23-5不是版本號(hào):解讀封裝命名<b class='flag-5'>中</b>的數(shù)字<b class='flag-5'>含義</b>

    工程師高培解讀XilinxVivadoFPGA設(shè)計(jì)進(jìn)階與AI自動(dòng)編程

    在FPGA開發(fā)Vivado是貫穿設(shè)計(jì)全流程的核心工具。許多工程師在掌握基本操作后,仍會(huì)在時(shí)序收斂、綜合策略、IP復(fù)用等方面遇到瓶頸?,F(xiàn)根據(jù)際賽威工程師培訓(xùn)老師對(duì)
    的頭像 發(fā)表于 04-22 16:29 ?205次閱讀
    工程師高培解讀XilinxVivadoFPGA設(shè)計(jì)進(jìn)階與AI自動(dòng)編程

    VivadoIP核被鎖定的解決辦法

    當(dāng)使用不同版本的Vivado打開工程時(shí),IP核被鎖定的情況較為常見。不同版本的Vivado對(duì)IP核的支持程度和處理方式有所不同。
    的頭像 發(fā)表于 02-25 14:00 ?568次閱讀
    <b class='flag-5'>Vivado</b><b class='flag-5'>中</b>IP核被鎖定的解決辦法

    Vivado時(shí)序約束invert參數(shù)的作用和應(yīng)用場(chǎng)景

    Vivado時(shí)序約束,-invert是用于控制信號(hào)極性的特殊參數(shù),應(yīng)用于時(shí)鐘約束(Clock Constraints)和延遲約束(Delay Constraints),用于指定
    的頭像 發(fā)表于 02-09 13:49 ?449次閱讀
    <b class='flag-5'>Vivado</b><b class='flag-5'>時(shí)序</b>約束<b class='flag-5'>中</b>invert參數(shù)的作用和應(yīng)用場(chǎng)景

    vivado中常用時(shí)序約束指令介紹

    vivado,我們常用的時(shí)序約束指令主要包括如下幾個(gè)方面。
    的頭像 發(fā)表于 01-20 16:15 ?665次閱讀

    鎖存器的時(shí)間借用概念與靜態(tài)時(shí)序分析

    對(duì)于基于鎖存器的設(shè)計(jì),靜態(tài)時(shí)序分析會(huì)應(yīng)用一個(gè)稱為時(shí)間借用的概念。本篇博文解釋了時(shí)間借用的概念,若您的設(shè)計(jì)包含鎖存器且時(shí)序報(bào)告存在時(shí)間借用
    的頭像 發(fā)表于 12-31 15:25 ?5663次閱讀
    鎖存器<b class='flag-5'>中</b>的時(shí)間借用概念與靜態(tài)<b class='flag-5'>時(shí)序</b>分析

    數(shù)字IC/FPGA設(shè)計(jì)時(shí)序優(yōu)化方法

    在數(shù)字IC/FPGA設(shè)計(jì)的過程,對(duì)PPA的優(yōu)化是無處不在的,也是芯片設(shè)計(jì)工程師的使命所在。此節(jié)主要將介紹performance性能的優(yōu)化,如何對(duì)時(shí)序路徑進(jìn)行優(yōu)化,提高工作時(shí)鐘頻率。
    的頭像 發(fā)表于 12-09 10:33 ?3578次閱讀
    數(shù)字IC/FPGA設(shè)計(jì)<b class='flag-5'>中</b>的<b class='flag-5'>時(shí)序</b>優(yōu)化方法

    vivado,怎么將e203內(nèi)核源代碼封裝成ip核,并添加總線?

    vivado,怎么將e203內(nèi)核源代碼封裝成ip核,并添加總線?
    發(fā)表于 11-10 07:22

    vivado時(shí)序分析相關(guān)經(jīng)驗(yàn)

    vivado綜合后時(shí)序為例主要是兩種原因?qū)е拢?1,太多的邏輯級(jí) 2,太高的扇出 分析時(shí)序違例的具體位置以及原因可以使用一些tcl命令方便快速得到路徑信息
    發(fā)表于 10-30 06:58

    移植E203到Genesys2開發(fā)板時(shí)遇到時(shí)序問題的常見原因

    在移植E203到自己的Genesys2開發(fā)板時(shí)候遇到時(shí)序問題的常見原因 1.在vivado,連接的管腳的信號(hào)一般都會(huì)自動(dòng)添加OBUF或IBUF。 但是對(duì)于inout類型的接口,不會(huì)主動(dòng)添加
    發(fā)表于 10-29 07:04

    VIVADO對(duì)NICE進(jìn)行波形仿真的小問題的解決

    https://www.rvmcu.com/community-topic-id-386.html 以上鏈接為如何生成.verilog,并在VIVADO中生成波形的例子。我們?cè)趯?shí)踐過程,發(fā)現(xiàn)了兩個(gè)
    發(fā)表于 10-27 06:41

    時(shí)序約束問題的解決辦法

    在使用vivado對(duì) Verilog 代碼進(jìn)行綜合后,點(diǎn)擊“SYNTHESIS”下的“Report Timing Summary”,可以查看綜合后的時(shí)序報(bào)告,查看 Setup Time 和 Hold
    發(fā)表于 10-24 09:55

    DTS數(shù)據(jù)的vdd是什么意思?

    這是我們通過命令“cat /sys/kernel/debug/mmc0/ios”從設(shè)備樹獲取的數(shù)據(jù) 我可以知道VDD 的真正含義嗎? 看起來外部沒有硬件電源。 接口數(shù)據(jù)的VDD到底是
    發(fā)表于 07-17 08:23

    Vivado無法選中開發(fā)板的常見原因及解決方法

    對(duì)應(yīng)的器件信息和約束文件(XDC),大大簡(jiǎn)化工程初始化流程。然而,在某些情況下,我們可能會(huì)發(fā)現(xiàn) Vivado 的界面無法選中目標(biāo)開發(fā)板,導(dǎo)致只能手動(dòng)選擇器件。那么,遇到這種情況該如何處理呢?
    的頭像 發(fā)表于 07-15 10:19 ?1986次閱讀
    <b class='flag-5'>Vivado</b>無法選中開發(fā)板的常見原因及解決方法

    Pico示波器在電源時(shí)序測(cè)試的應(yīng)用

    在航天電子系統(tǒng)研發(fā),電源模塊時(shí)序一致性是保障設(shè)備穩(wěn)定運(yùn)行的核心指標(biāo)。
    的頭像 發(fā)表于 05-15 15:55 ?1101次閱讀
    Pico示波器在電源<b class='flag-5'>時(shí)序</b>測(cè)試<b class='flag-5'>中</b>的應(yīng)用
    嘉义市| 微山县| 屏东县| 石景山区| 信阳市| 双鸭山市| 大安市| 息烽县| 奉节县| 锡林郭勒盟| 仪征市| 洪泽县| 冷水江市| 万年县| 武穴市| 武川县| 淮阳县| 上蔡县| 开封市| 崇信县| 永和县| 格尔木市| 涞水县| 清丰县| 玉屏| 余姚市| 房山区| 五常市| 和硕县| 扎赉特旗| 体育| 阳山县| 武夷山市| 五家渠市| 余江县| 松潘县| 美姑县| 广饶县| 长顺县| 鹰潭市| 双流县|