日B视频 亚洲,啪啪啪网站一区二区,91色情精品久久,日日噜狠狠色综合久,超碰人妻少妇97在线,999青青视频,亚洲一区二卡,让本一区二区视频,日韩网站推荐

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

探究GDDR6給FPGA帶來的大帶寬存儲優(yōu)勢以及性能測試(上)

Achronix ? 來源:Achronix ? 作者:黃侖 ? 2021-12-03 11:31 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

1.概述

隨著互聯(lián)網(wǎng)時代的到來,人類所產生的數(shù)據(jù)發(fā)生了前所未有的、爆炸性的增長。IDC預測,全球數(shù)據(jù)總量將從2019年的45ZB增長到2025年的175ZB[1]。同時,全球數(shù)據(jù)中近30%將需要實時處理,因而帶來了對FPGA等硬件數(shù)據(jù)處理加速器的需求。如圖1所示。

在這樣的數(shù)據(jù)高速增長的情況下,用于傳輸數(shù)據(jù)的網(wǎng)絡帶寬和處理數(shù)據(jù)所需要的算力也必須急速增長。傳統(tǒng)的CPU已經(jīng)越來越不堪重負,所以用硬件加速來減輕CPU的負擔是滿足未來性能需求的重要發(fā)展方向。未來的硬件發(fā)展需求對于用于加速的硬件平臺提出了越來越高的要求,可以概括為三個方面:算力、數(shù)據(jù)傳輸帶寬和存儲器帶寬。Achronix的新一代采用臺積電7nm工藝的Speedster 7t FPGA芯片根據(jù)未來硬件加速和網(wǎng)絡加速的需求,在這三個方面都做了優(yōu)化,消除了傳統(tǒng)FPGA的瓶頸。下面我們重點說一說為了提高存儲器帶寬,Achronix通過采用硬核GDDR6控制器所帶來的優(yōu)勢。2.

GDDR6的發(fā)展

在GDDR的設計之初,其定位是針對圖形顯示卡所特別優(yōu)化的一種DDR內存。因為2000年后電腦游戲特別是3D游戲的發(fā)展和火爆,使運行電腦游戲的顯卡需要有大量的高速圖像數(shù)據(jù)交互需求,GDDR在這種情況下應運而生。第一個GDDR標準是基于DDR的GDDR2,隨后發(fā)展到了基于DDR3的GDDR5,在一段時間中非常流行。

2016年,GDDR5X正式發(fā)布,它引入了具有16n預取的四倍數(shù)據(jù)速率模式,但代價是訪問粒度從GDDR5的32Byte提高到了64Byte。2018年,GDDR6發(fā)布,數(shù)據(jù)速率達到了16Gbps,帶寬幾乎是GDDR5X的兩倍,同時采用了雙通道設計,訪問粒度和GDDR5一樣是32Byte。

3.GDDR6和DDR4/5的比較

GDDR一直以來是針對圖形顯示卡所優(yōu)化的一種DDR內存。因為顯卡處理圖像數(shù)據(jù),特別是3D圖像數(shù)據(jù)對顯存帶寬的要求更高,GPU和GDDR之間的數(shù)據(jù)交換非常頻繁。而DDR內存專注于與CPU進行數(shù)據(jù)交換的效率,因此對于整體存取性能、低延遲更為看重,所以在CPU和傳統(tǒng)的FPGA中基本都是用DDR4。

隨著硬件加速需求對于存儲器的帶寬提出了越來越高的要求,傳統(tǒng)的DDR4帶寬顯然已經(jīng)無法滿足要求,Achronix看重了GDDR6在數(shù)據(jù)存儲中的帶寬優(yōu)勢,創(chuàng)新地將GDDR6引入到了FPGA,徹底解決了傳統(tǒng)FPGA存儲帶寬不夠的瓶頸。2020年7月15日,JEDEC存儲協(xié)會正式發(fā)布了DDR5 SDRAM的標準(JESD79-5),內存的頻率相對DDR4的標準頻率有了大幅的提升,總傳輸帶寬也提升了38%,但是還是和GDDR6的帶寬有一定的差距。GDDR6和DDR4/5的帶寬對比。

473c6de8-52b8-11ec-b2e9-dac502259ad0.png

圖2 GDDR與DDR帶寬發(fā)展對比

如果實現(xiàn)同一個大帶寬存儲的應用,在提供相同的存儲器帶寬的情況下,無論在設計復雜度,PCB占用面積,還是在功耗方面,與DDR4相比,GDDR6的性能都有很大的提高,如圖3所示[2]。

476b1eae-52b8-11ec-b2e9-dac502259ad0.png

圖3 GDDR6和DDR4性能對比4.

GDDR6和HBM2的比較

HBM全稱High Bandwidth Memory,最初的標準是由JEDEC在2013年發(fā)布。2016年1月,HBM的第二代HBM2正式成為工業(yè)標準。HBM的出現(xiàn)也是為了解決存儲器帶寬問題。與GDDR6不同的是,HBM內存一般是由4個或者8個HBM的Die堆疊形成,我們稱之為一個Stack。如圖4所示[4]。

4793243a-52b8-11ec-b2e9-dac502259ad0.png

圖4 HBM Die的堆疊

我們以市面上帶有HBM2的高端 FPGA為例,這個系列的FPGA集成了1~2個這樣的HBM2 Stack。兩個Stack之間是相互獨立的,各自有自己的地址空間。

每個Die都有獨立的兩個128bit的Channel,所以4個Die 8個通道就是1024bit的位寬,HBM2的頻率是900MHz,按DDR的方式訪問,一個Stack總共帶寬是 900(MHz)x 2(DDR)x 1024(位寬)/8 = 230GB/s,兩個Stack最高可以到460GB/s的帶寬。

Achronix的Speedster 7t FPGA集成了8個GDDR6的硬核,每個GDDR6的硬核支持雙通道。總的帶寬是 16Gbps x 16(位寬)x 2(通道)x 8(控制器)/8 = 512 GB/s,略高于帶HBM2的FPGA存儲器帶寬。

從成本上來看,目前GDDR6與HBM2相比有著很大的優(yōu)勢,HBM2技術工藝要求高,目前芯片的良率和產量都會受到很大的影響。同時GDDR6使用起來更靈活,使用片外的DRAM,可以根據(jù)應用要求,選擇不同速率,不同容量的GDDR6顆粒。HBM2的優(yōu)勢在于集成度高,不占用PCB板的面積。圖5是DDR4、GDDR6和HBM2在成本上的一個綜合比較。

編輯:jq

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • FPGA
    +關注

    關注

    1664

    文章

    22508

    瀏覽量

    639500
  • 存儲器
    +關注

    關注

    39

    文章

    7758

    瀏覽量

    172259
  • 帶寬
    +關注

    關注

    3

    文章

    1050

    瀏覽量

    43580
  • HBM
    HBM
    +關注

    關注

    2

    文章

    435

    瀏覽量

    15887

原文標題:GDDR6給FPGA帶來的大帶寬存儲優(yōu)勢以及性能測試(上)

文章出處:【微信號:Achronix,微信公眾號:Achronix】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    相變存儲器 (PCM) 技術介紹

    ,這種結合的優(yōu)勢顯著。它在提供更大存儲器容量和更高集成度的同時,提高了性能并降低了功耗。 穩(wěn)健可靠PCM技術經(jīng)過開發(fā)和測試,可滿足高溫運行、抗輻射和數(shù)據(jù)保留要求。PCM的工作溫度高達+
    發(fā)表于 04-29 15:58

    探究ISL62884CEVAL2Z評估板:設計、測試與應用

    探究ISL62884CEVAL2Z評估板:設計、測試與應用 在硬件設計領域,評估板是檢驗芯片性能和功能的重要工具。今天,我們就來深入了解一下ISL62884CEVAL2Z評估板,看看它如何展示
    的頭像 發(fā)表于 04-13 18:05 ?391次閱讀

    深入解析IGLOO2 FPGA與SmartFusion2 SoC FPGA性能、特性與應用

    、高性能和低功耗等優(yōu)勢,在眾多領域得到了廣泛應用。今天,我們就來詳細探討Microsemi公司的IGLOO2 FPGA和SmartFusion2 SoC FPGA,深入了解它們的特性、
    的頭像 發(fā)表于 04-07 11:55 ?236次閱讀

    探索Arria V系列FPGA:高性能與低功耗的完美結合

    ,更是在中高端市場中占據(jù)了重要的地位。今天,我們就來深入了解一下Arria V系列FPGA的特點、優(yōu)勢以及不同型號的具體信息。 文件下載: 5ASTFD3G3F35I3N.pdf 一、Arria V系列
    的頭像 發(fā)表于 03-29 13:05 ?220次閱讀

    RIGOL超便攜示波器的性能優(yōu)勢

    投入承受較大壓力。同時,面向現(xiàn)場應用的手持式儀器雖然提升了機動性,但普遍存在性能受限的問題,例如帶寬不足、分析功能不完整、復雜信號處理能力偏弱,難以全面覆蓋實際測試需求。
    的頭像 發(fā)表于 03-14 15:32 ?2040次閱讀
    RIGOL超便攜示波器的<b class='flag-5'>性能</b>與<b class='flag-5'>優(yōu)勢</b>

    AMD 推出第二代 Kintex UltraScale+ 中端FPGA,助力智能高性能系統(tǒng)

    · 新款FPGA 可為下一代醫(yī)療、工業(yè)、測試與測量以及廣播系統(tǒng)提供高帶寬、實時性能與廣泛連接。 · 借助成熟的工具、先進的安全特性
    的頭像 發(fā)表于 02-04 16:11 ?6.2w次閱讀
    AMD 推出第二代 Kintex UltraScale+ 中端<b class='flag-5'>FPGA</b>,助力智能高<b class='flag-5'>性能</b>系統(tǒng)

    性能網(wǎng)絡存儲設計:NVMe-oF IP的實現(xiàn)探討

    ,給出如何測試,以及結果。 https://www.bilibili.com/video/BV1f6mbBeEiH/?spm_id_from=333.337.search-card.all.click&vd_source
    發(fā)表于 12-19 18:45

    CW32L010F8P600的優(yōu)勢

    48MHz的ARM?Cortex?-M0+內核。 集成高精度模擬數(shù)字轉換器(ADC):支持最多16+1路I/O接口。 ,CW32L010F8P600在存儲容量、安全性、功耗控制、定時器設計、LatchUp測試成績、ESD防護、性能
    發(fā)表于 11-13 07:07

    如何利用Verilog HDL在FPGA實現(xiàn)SRAM的讀寫測試

    本篇將詳細介紹如何利用Verilog HDL在FPGA實現(xiàn)SRAM的讀寫測試。SRAM是一種非易失性存儲器,具有高速讀取和寫入的特點。在FPGA
    的頭像 發(fā)表于 10-22 17:21 ?4592次閱讀
    如何利用Verilog HDL在<b class='flag-5'>FPGA</b><b class='flag-5'>上</b>實現(xiàn)SRAM的讀寫<b class='flag-5'>測試</b>

    FPGA測試DDR帶寬跑不滿的常見原因及分析方法

    FPGA測試 DDR 帶寬時,帶寬無法跑滿是常見問題。下面我將從架構、時序、訪問模式、工具限制等多個維度,系統(tǒng)梳理導致 DDR 帶寬
    的頭像 發(fā)表于 10-15 10:17 ?1293次閱讀

    【上海晶珩睿莓1開發(fā)板試用體驗】5、網(wǎng)絡性能測試

    定的結果、JSON 輸出(便于腳本化)以及更好的單次測試控制。 主要用途: 測量點對點帶寬(客戶端 ? 服務端) 測試不同協(xié)議(TCP/UDP)的吞吐量與丟包情況 驗證鏈路質量、MTU
    發(fā)表于 08-19 10:25

    電極阻抗測試儀精度0.1%怎么選?行業(yè)工程師避坑指南

    :Bamtone班通的TDR阻抗測試儀基于時域反射原理設計,具有高帶寬特性,適用于PCB硬板、FPC軟板阻抗條快速測試以及高頻電纜、雙絞線、電線電纜的阻抗
    發(fā)表于 07-28 10:13

    簡單認識高帶寬存儲

    HBM(High Bandwidth Memory)即高帶寬存儲器,是一種基于 3D 堆疊技術的高性能 DRAM(動態(tài)隨機存取存儲器)。其核心設計是通過硅通孔(TSV)和微凸塊(Mic
    的頭像 發(fā)表于 07-18 14:30 ?5612次閱讀

    性能低功耗雙核Wi-Fi6+BLE5.3二合一

    功耗無線專業(yè)知識,最大限度地發(fā)揮Wi-Fi和BLE在各種應用中的超低功耗優(yōu)勢。作為一款支持BLE模式和Wi-Fi 6雙頻連接的模塊,它采用獨立天線設計,互不干擾,為用戶提供了更加穩(wěn)定和可靠的無線連接性能
    發(fā)表于 06-28 21:42

    RDMA簡介1之RDMA開發(fā)必要性

    靈活性、高并行能力及可高度定制化的特點,能夠在各種應用場景下實現(xiàn)高帶寬的數(shù)據(jù)采集、存儲及傳輸。然而FPGA并不擅長進行數(shù)據(jù)存儲工作,僅在內部集成少量片
    發(fā)表于 06-03 14:38
    麻城市| 云梦县| 西平县| 全州县| 桓仁| 洛宁县| 贞丰县| 涿州市| 盘山县| 神木县| 南陵县| 阿鲁科尔沁旗| 白水县| 建阳市| 双鸭山市| 当雄县| 新巴尔虎右旗| 扎鲁特旗| 镇原县| 尚志市| 临洮县| 松江区| 新乡市| 麻城市| 昭苏县| 龙胜| 榆社县| 大连市| 潍坊市| 长沙县| 隆林| 宾川县| 揭西县| 仙桃市| 萍乡市| 家居| 英吉沙县| 慈利县| 龙井市| 宣汉县| 赤城县|