Peripheral Component Interconnect Express (PCIe) 總線標(biāo)準(zhǔn)有很多依賴?；蛘吒鼫?zhǔn)確地說，需要容納大量流經(jīng)它的數(shù)據(jù)。

相對成熟的非易失性內(nèi)存快速 (NVMe) 協(xié)議以及剛剛起步但快速發(fā)展的計算快速鏈路 (CXL) 都在利用無處不在的 PCIe，預(yù)計 6.0 將于 2021 年底廣泛發(fā)布。

Microchip Technology 數(shù)據(jù)中心業(yè)務(wù)部主管 Mark Orthodoxou 表示，PCIe 的價值在于它無處不在，因為它可以跨 CPU 互操作，而且它的開放性允許圍繞它建立一個生態(tài)系統(tǒng)。他說 PCIe 的缺點(diǎn)源于它隨著時間的推移變得相當(dāng)復(fù)雜，但這些挑戰(zhàn)是可以克服的，因為有很多可授權(quán)的 IP 可以利用。

點(diǎn)擊查看完整大小的圖片

隨著移動和汽車領(lǐng)域出現(xiàn)新機(jī)遇，PCIe I/O 總線規(guī)范預(yù)計將繼續(xù)每三年更新一次，NVMe 和 CXL 會利用它提高存儲和內(nèi)存性能訪問。（由 PCI-SIG 提供）

缺點(diǎn)之一是當(dāng)今存在的某些特性和功能甚至在 PCIe 的早期階段都沒有想到。Orthodoxou 說，隨著新應(yīng)用程序的映射，出現(xiàn)了意想不到的問題。一個示例是以熱插拔 NVMe SSD 的形式從服務(wù)器中移除設(shè)備。“它不是作為熱插拔接口設(shè)計的，所以需要做一些工作來處理這樣的事情。隨著時間的推移，PCIe 變得越來越復(fù)雜，因為人們找到了不同的使用方式?！?他說，即使出現(xiàn)了利用 PCIe 的新用途，例如 CXL，也沒有任何內(nèi)在限制創(chuàng)新?！白罱K，它是一種僅存在于 PCIe 電氣設(shè)備上的協(xié)議。”

雖然 CXL 有可能比其他設(shè)備更早地利用 PCIe 6.0，但 Orthodoxou 表示，CXL 聯(lián)盟可能需要盡可能多的時間來整理 CXL 需要什么樣的外觀來支持需要最新和最好的 PCIe 的用例. “如果我們有一些不同的電氣接口可用，CXL 不會移動得更快?！?/p>

CXL 使用靈活的處理器端口，可以自動協(xié)商到標(biāo)準(zhǔn) PCIe 事務(wù)協(xié)議或備用 CXL 事務(wù)協(xié)議。（來源：CXL）

Microchip 在不同的業(yè)務(wù)部門擁有許多產(chǎn)品，這些產(chǎn)品利用了 PCIe，包括工業(yè)、汽車和數(shù)據(jù)中心市場，包括 PCIe 交換機(jī)和 NVMe 控制器。“PCIe 為我們創(chuàng)造了大量的市場機(jī)會，”他說。然而，除了其 CXL Retimer 之外，該公司還沒有宣布任何 CXL 產(chǎn)品，但它在財團(tuán)中很活躍。

與此同時，IDC 固態(tài)存儲和支持技術(shù)研究副總裁 Jeff Janukowicz 指出，NVMe 的采用已經(jīng)將近十年，但去年標(biāo)志著一個拐點(diǎn)，超過一半的企業(yè)在閃存 SSD 上的支出是 NVMe PCIe?！皩?shí)現(xiàn)這一轉(zhuǎn)變需要一些時間，但我們看到圍繞 PCIe 的許多好處開始顯現(xiàn)?！?他說NVMe 2.0 的發(fā)布將允許圍繞 PCIe 的進(jìn)一步發(fā)展，以及圍繞硬盤驅(qū)動器無法實(shí)現(xiàn)的外形尺寸的創(chuàng)新。“從硬件的角度來看，我們開始擺脫一些限制?！?/p>

Janukowicz 表示，雖然 PCIe 已成為一項基礎(chǔ)技術(shù)，但 CXL 等協(xié)議的出現(xiàn)反映了工作負(fù)載日益多樣化?！坝泻芏鄤?chuàng)新試圖滿足不同的環(huán)境，而你開始看到一些興趣是圍繞 CXL 之類的東西?！?雖然 NVMe 的構(gòu)建考慮了固態(tài)存儲，但他表示 CXL 是圍繞內(nèi)存而非存儲構(gòu)建的，以推動更高的性能和更低的復(fù)雜性，并包括內(nèi)存連接設(shè)備、內(nèi)存擴(kuò)展和加速器。

Janukowicz 說，與 PCIe 一樣，價值主張的很大一部分是它是一個開放標(biāo)準(zhǔn)，任何人都可以參與創(chuàng)建解決工作負(fù)載方向的解決方案?！拔覀兛吹綄U(kuò)展內(nèi)存池以支持某些下一代工作負(fù)載的興趣越來越大，無論是內(nèi)存類型的應(yīng)用程序和內(nèi)存數(shù)據(jù)庫，還是人工智能 (AI) 和機(jī)器學(xué)習(xí)等新興應(yīng)用程序。 ”

史蒂夫·伍

但并不是每個人都認(rèn)為 PCIe 的開放標(biāo)準(zhǔn)方法是唯一的選擇。Nvidia 選擇開發(fā)自己的 PCIe 替代品 NVLink。用于近距離半導(dǎo)體通信的基于有線的通信協(xié)議于 2014 年首次推出，可用于 CPU 和 GPU 之間以及僅在 GPU 之間的處理器系統(tǒng)中的數(shù)據(jù)和控制代碼傳輸。

Nvidia 產(chǎn)品管理高級總監(jiān) Paresh Kharya 表示，雖然 PCIe 可能無處不在，但其速度遠(yuǎn)遠(yuǎn)低于 Nvidia 在自己的服務(wù)器中為人工智能和高性能計算等工作負(fù)載提供的速度?！皩τ嬎隳芰Φ男枨蟛粩嘣黾?。擴(kuò)展計算的方法之一是讓多個 GPU 協(xié)同工作?！?NVLink 提供快速且可擴(kuò)展的互連，因此 Nvidia GPU 可以作為巨型加速器協(xié)同工作。他說，當(dāng)它首次推出時，NVLink 提供的帶寬是 PCIe 3.0 的五倍，現(xiàn)在提供每秒 600 GB 的雙向帶寬，幾乎是主導(dǎo) PCIe 4.0 的 10 倍。

雖然 NVLink 是 Nvidia 的專有技術(shù)，但其 GPU 仍然支持 PCIe。“這就是我們今天連接到 CPU 的方式，”Kharya 說。他說，雖然 IBM 等其他供應(yīng)商已與 Nvidia 合作，將 NVLink 整合到他們的處理器中，但總的來說，這種互連主要用于使用 Nvidia GPU 加速工作負(fù)載。Nvidia 為已經(jīng)具有 NVLink 功能的服務(wù)器提供基板和主板，以加速更廣泛的生態(tài)系統(tǒng)的采用，并且世界上一些最快的超級計算機(jī)使用 NVLink。

Kharya 表示，NVLink 使 Nvidia 能夠快速創(chuàng)新并不斷提高其客戶的性能。“我們希望繼續(xù)以盡可能快的速度發(fā)展 NLink 鏈接?！?他說，但它也積極與 CXL 社區(qū)合作并參與 PCIe 標(biāo)準(zhǔn)的推進(jìn)，盡管 Nvidia 認(rèn)為 NVLink 是當(dāng)今提供的帶寬的明顯贏家?！拔覀冋娴南Ｍ?PCIe 標(biāo)準(zhǔn)能夠盡快發(fā)展。”

Janukowicz 表示，定制方法確實(shí)有其優(yōu)點(diǎn)，并圍繞特定環(huán)境的性能延遲、成本或功耗等某些指標(biāo)進(jìn)行了優(yōu)化，但開放標(biāo)準(zhǔn)僅在為市場帶來一些規(guī)模經(jīng)濟(jì)方面提供了很多好處?！皬臍v史上看，開放標(biāo)準(zhǔn)對于推動市場確實(shí)是必要的?！?他說，客戶總是不愿與特定的供應(yīng)商鎖定，尤其是考慮到當(dāng)今大流行帶來的供應(yīng)鏈挑戰(zhàn)。“它強(qiáng)調(diào)了一些靈活性的必要性，你往往會在更多的開放環(huán)境中獲得這種靈活性，在這種環(huán)境中，你當(dāng)然可以雙源或有多種選擇?！?/p>

與此同時，隨著 CXL 的發(fā)展，對 PCIe 的更新正在繼續(xù)快速進(jìn)行。Rambus 研究員 Steve Woo 表示，CXL 是數(shù)據(jù)如何推動架構(gòu)發(fā)展的一個例子，而高帶寬內(nèi)存 (HBM) 和圖形 DDR (GDDR) 標(biāo)準(zhǔn)的發(fā)展速度比以往更快，以響應(yīng)數(shù)據(jù)和這些架構(gòu)的重要性?！跋?CXL 這樣的重要驅(qū)動因素將繼續(xù)推動行業(yè)提高 PCIe 速度，”他說?！八煽?，人們理解它，它在這個行業(yè)已經(jīng)存在了一段時間，并且值得信賴?！?/p>

亞內(nèi)斯

Woo 說，數(shù)據(jù)移動已經(jīng)開始成為瓶頸，而不是內(nèi)存或計算。隨著圖形分辨率和幀速率的提高，過去是圖形市場推動 PCIe 變得更快。但他說，這些數(shù)據(jù)速率與今天的節(jié)奏相去甚遠(yuǎn)。數(shù)據(jù)量每兩年翻一番，這意味著管道的性能必須跟上。

PCIe 6.0 承諾做到這一點(diǎn)。在 5 月下旬由定義 PCIe I/O 總線規(guī)范和相關(guān)外形尺寸的組織 PCI Express 特別興趣小組 (PCI-SIG) 的網(wǎng)絡(luò)研討會更新中，最新的迭代被描述為自 PCIe 遷移以來最顯著的飛躍2.0 到 PCIe 3.0。即將到來的更新使其數(shù)據(jù)傳輸速率翻倍，并提供比其前身更高的信號速率和更嚴(yán)格的信號完整性要求。盡管 PCI Express 0.71 規(guī)范草案已在 7 月初發(fā)布供會員審查，但預(yù)計將在今年年底正式發(fā)布。預(yù)計草案 0.9 將遵循并對任何最終問題進(jìn)行為期兩個月的審查。

PCIe 6.0 實(shí)現(xiàn) PAM4 信令，允許它在串行通道上將更多位打包到相同的時間量中包括低延遲前向糾錯 (FEC) 以及其他機(jī)制，以提高帶寬效率和提高可靠性。它還通過應(yīng)用 AES-GCM 對整個 TLP 進(jìn)行加密和經(jīng)過身份驗證的保護(hù)來提供 TLP 的完整性和數(shù)據(jù)加密 (IDE)。單個 PCIe 6.0 x16 可支持 800G 以太網(wǎng)。這一最新迭代針對高帶寬應(yīng)用程序，例如云、人工智能和機(jī)器學(xué)習(xí)以及邊緣計算。

Nvidia 七年前選擇開發(fā)自己的 PCIe 替代品。在 NVIDIA A100 中，NVLink 將 GPU 間通信帶寬提高了一倍，幾乎是 PCIe Gen4 帶寬的 10 倍。（由英偉達(dá)提供）

它的完成將在 PCIe 5.0 設(shè)備預(yù)計開始進(jìn)入企業(yè)市場之際完成。該規(guī)范于 2019 年 5 月發(fā)布，將其前身的帶寬增加了一倍，同時保持與所有 PCIe 代的向后兼容性。PCIe 5.0 還具有電氣變化，以提高連接器的信號完整性和機(jī)械性能。

PCI-SIG 總裁兼董事會主席 Al Yanes 表示，該組織的成員繼續(xù)“蓬勃發(fā)展”，在全球范圍內(nèi)擁有近 900 名成員，重點(diǎn)是 PCIe 在移動領(lǐng)域采用的全系列設(shè)備以及汽車行業(yè)的大量興趣?！拔覀兂闪⒘艘粋€工作組并獲得了很多參與，所以這就是我們的新目標(biāo)行業(yè)?！?/p>

他預(yù)計每三年或更短時間更新一次，并繼續(xù)關(guān)注合規(guī)性和向后兼容性，這兩者都是總線標(biāo)準(zhǔn)成功秘訣的重要組成部分。

審核編輯 黃昊宇