AESE Qy、Qx AESMC Qy、Qy
或

AESD Qy、Qx AESIMC Qy、Qy

解決方案

影響：

如果滿足上述條件，異常序列中記錄的返回地址將不正確，序列中的第二條加密指令將被執(zhí)行兩次，這可能會導致數(shù)據(jù)損壞。

變通方法：

Arm 預期 AES 指令僅用于手動優(yōu)化的 AES 庫。 AES、ECB 和 CBC 模式在單個操作中讀取和存儲向量寄存器。這些不受錯誤影響。

在 AES GCM 模式下，可以讀取 32 位值用作計數(shù)器。這滿足條件 2。您可以通過將值復制到另一個 Q 寄存器并按上述序列使用它來實現(xiàn)具有 32 位計數(shù)器值的 AES GCM，從而避免條件 2。

這些加密擴展是可選的。運行 aarch32 軟件時，操作系統(tǒng)可能會聲明這些未實現(xiàn)。

受影響的配置：

此錯誤影響在以下條件下包含 Arm Cortex-A72 (APU) 的所有 Versal 器件：

1. 內核處于 AArch32 狀態(tài)：A32 或 T32。
2. 執(zhí)行指令并產生 32 位結果。
3. 上述執(zhí)行中描述了兩個加密指令序列之一，使用條件 2 的 32 位結果作為源操作數(shù)。
4. 中斷在序列中的兩條指令之間被斷言和執(zhí)行。

解決辦法：

這是第三方錯誤(Arm, Inc. 1655431); 無修復計劃。

審核編輯 黃昊宇