晶體管的復(fù)雜程度持續(xù)走高，加上晶圓廠不斷增加的設(shè)計(jì)規(guī)則，不少IC設(shè)計(jì)公司都發(fā)現(xiàn)自己陷入了一個(gè)你追我趕的境地。半導(dǎo)體設(shè)計(jì)如今需要額外的高性能計(jì)算資源才能保證開發(fā)的速度和質(zhì)量，一旦這些資源沒(méi)到位，工程師就都會(huì)受到限制，他們自己開發(fā)的硬件在追逐性能目標(biāo)的同時(shí)，手頭的設(shè)計(jì)工具也提出了一個(gè)不低的性能指標(biāo)。

行業(yè)面臨的設(shè)計(jì)挑戰(zhàn)

如今芯片設(shè)計(jì)面臨著諸多挑戰(zhàn)，成本與良率、晶體管效率、裸片尺寸限制以及功耗與性能的取舍等等。這些挑戰(zhàn)對(duì)任何公司來(lái)說(shuō)都是需要攻克的難關(guān)，就拿AMD來(lái)說(shuō)，在他們的芯片設(shè)計(jì)中，預(yù)計(jì)2023年的邏輯門數(shù)將是2013年的225倍，要完成這樣的設(shè)計(jì)工作，所以無(wú)論是EDA還是FPGA都得加入這輪軍備競(jìng)賽，而且產(chǎn)品發(fā)布周期和質(zhì)量目標(biāo)使得AMD必須保持這個(gè)節(jié)奏。
晶體管數(shù)量對(duì)EDA提出了更高的要求，比如AMD的Versal Premium ACAP擁有920億晶體管，未來(lái)將發(fā)布的Instinct MI300擁有1460億晶體管，而這種晶體管密度下的設(shè)計(jì)并不是單靠制造工藝的演進(jìn)就能解決的。以晶圓廠和EDA廠商不斷強(qiáng)調(diào)的DTCO（設(shè)計(jì)與工藝協(xié)同優(yōu)化）為例，在臺(tái)積電給出的數(shù)據(jù)中，5nm到16nm這個(gè)范圍內(nèi)，面積上的改進(jìn)基本都是靠制造工藝的提升，而到了3nm這個(gè)節(jié)點(diǎn)，DTCO所占功勞已經(jīng)近乎一半。

可如果不通過(guò)高性能計(jì)算硬件的輔助，是難以實(shí)現(xiàn)這等量級(jí)的設(shè)計(jì)自動(dòng)化的。尤其是在先進(jìn)工藝的后端設(shè)計(jì)上，需要更多的多線程運(yùn)算、更長(zhǎng)的運(yùn)行時(shí)間，也面臨著更大的內(nèi)存和數(shù)據(jù)壓力。

HPC硬件帶來(lái)的改變

無(wú)論是高性能多核CPU，還是最新的GPU或ASIC加速器，都為EDA帶來(lái)了性能上的飛躍。比如利用了Ansys的EDA工具在應(yīng)用了AMD的Instinct GPU后，其求解器速度提高了三到六倍，而Epyc 7003處理器的超大三級(jí)緩存，也讓其在仿真工具負(fù)載上有了1.48倍的性能提升。

另一個(gè)顯而易見的趨勢(shì)，就是HPC與AI的交集。過(guò)去的HPC節(jié)點(diǎn)中，x86處理器才是負(fù)責(zé)各種工作負(fù)載的主體。盡管如今這一點(diǎn)并沒(méi)有改變，但我們可以看到AI已經(jīng)成了HPC上不可或缺性能指標(biāo)，所以無(wú)論是特定域加速的AI加速器還是GPU，也都在HPC機(jī)器上普及，EDA也同樣因此受益。

比如通過(guò)AI將驗(yàn)證和測(cè)試線性化，從而直接預(yù)估綜合的結(jié)果質(zhì)量，減少對(duì)仿真的需求，又或是利用生成式AI來(lái)擴(kuò)展設(shè)計(jì)空間和完成自動(dòng)優(yōu)化，以及通過(guò)AI來(lái)完成掩模優(yōu)化，進(jìn)一步提高良率等等，而這些都需要HPC硬件擁有一定的AI計(jì)算能力，才能滿足EDA愈發(fā)算法化的自動(dòng)化工作。

更何況就連GPU本身的設(shè)計(jì)也開始用上AI，以英偉達(dá)的Hopper H100 GPU為例。英偉達(dá)在設(shè)計(jì)H100的算數(shù)電路時(shí)用到了深度強(qiáng)化學(xué)習(xí)模型PrefixRL，在整個(gè)H100的架構(gòu)中，就有近13000個(gè)實(shí)例是完全由AI來(lái)設(shè)計(jì)的。

可打造這樣一個(gè)模型需要的硬件資源也不可小覷，比如每個(gè)GPU的物理仿真需要用到256個(gè)CPU，訓(xùn)練一個(gè)64位加法器電路就需要32000個(gè)GPU工時(shí)。但結(jié)果是喜人的，PrefixRL AI設(shè)計(jì)出來(lái)的加法器電路與最先進(jìn)的EDA工具設(shè)計(jì)的電路性能和功能相當(dāng)，但面積卻小上25%?？梢钥闯鲈贏I這塊，就連EDA廠商自己也還有不少提升的空間。

云端HPC的加入

可在HPC硬件如此高昂的價(jià)格下，不少IC設(shè)計(jì)公司，尤其是初創(chuàng)企業(yè)，都望而卻步，因?yàn)樗麄兂惺懿黄鸫蛟爝@樣一個(gè)基礎(chǔ)設(shè)施的成本，比如有的EDA公司的專用硬件加速服務(wù)器就要千萬(wàn)元一臺(tái)。哪怕自己有達(dá)標(biāo)的硬件資源，也不像EDA廠商預(yù)優(yōu)化的硬件平臺(tái)那樣高效。

所以EDA廠商紛紛與云服務(wù)廠商合作，開始打造EDA的云HPC平臺(tái)，云端按需使用的付費(fèi)模式和對(duì)HPC硬件資源的靈活分配，大大降低了設(shè)計(jì)成本。像亞馬遜這樣自己也投身半導(dǎo)體行業(yè)的云服務(wù)廠商，每年也會(huì)完成多次流片。為了展示HPC云實(shí)例的性能，他們拿自己來(lái)作為范例，AWS的Gravition、Inferentia等服務(wù)器芯片，從RTL到GDS2，也都是全部在AWS云上完成的。

結(jié)語(yǔ)

HPC硬件的設(shè)計(jì)離不開先進(jìn)的EDA軟件工具，可越來(lái)越復(fù)雜的設(shè)計(jì)要求，也使得EDA工具開始依賴HPC硬件才能發(fā)揮全部?jī)?yōu)勢(shì)，這種閉環(huán)推動(dòng)了整個(gè)半導(dǎo)體行業(yè)延續(xù)并超越摩爾定律。而下個(gè)時(shí)代迎來(lái)了Chiplet和3D封裝，也為EDA帶來(lái)了布線、時(shí)序和信號(hào)完整度等方面的更大挑戰(zhàn)，為了迎接這一挑戰(zhàn)，也是時(shí)候加大在EDA硬件上的投入了。