RMII接口綜述

RMII接口有12個信號線，所有信號名稱都是從MAC層側(cè)說明的，主要#包括四個部分。一是從MAC層到物理層的發(fā)送數(shù)據(jù)接口，二是從MAC層到物理層的接收數(shù)據(jù)接口，三是物理層與MAC層之間時鐘接口，四是MAC層和物理層之間數(shù)據(jù)管理的MDIO/MDC接口。

接口圖片解析

引腳定義解析

TXD[1:0]：數(shù)據(jù)發(fā)送信號線，數(shù)據(jù)位寬為2，是MII接口的一半。

RXD[1:0]：數(shù)據(jù)接收信號線，數(shù)據(jù)位寬為2，是MII接口的一半。

TXEN(Transmit Enable)：數(shù)據(jù)發(fā)送使能信號，與MII接口中的該信號線功能一樣。

RXER(Receive Error)：數(shù)據(jù)接收錯誤提示信號，與MII接口中的該信號線功能一樣。

CLKREF：是由外部時鐘源提供的50MHz參考時鐘，與MII接口不同，MII接口中的接收時鐘和發(fā)送時鐘是分開的，而且都是由PHY芯片提供給MAC芯片的。這里需要注意的是，由于數(shù)據(jù)接收時鐘是由外部晶振提供而不是由載波信號提取的，所以在PHY層芯片內(nèi)的數(shù)據(jù)接收部分需要設(shè)計一個FIFO，用來協(xié)調(diào)兩個不同的時鐘,在發(fā)送接收的數(shù)據(jù)時提供緩沖。PHY層芯片的發(fā)送部分則不需要FIFO，它直接將接收到的數(shù)據(jù)發(fā)送到MAC就可以了。

CRSDV：此信號是由MII接口中的RX_DV和CRS兩個信號合并而成。當(dāng)介質(zhì)不空閑時，CRS_DV和RECLK相異步的方式給出。當(dāng)CRS比RXDV早結(jié)束時(即載波消失而隊列中還有數(shù)據(jù)要傳輸時)，就會出現(xiàn)CRSDV在半位元組的邊界以25MHz/2.5MHz的頻率在0、1之間的來回切換。因此，MAC能夠從 CRSDV中精確的恢復(fù)出RXDV和CRS。

在100Mbps速率時，TX/RX每個時鐘周期采樣一個數(shù)據(jù);在10Mbps速率時，TX/RX每隔10個周期采樣一個數(shù)據(jù)，因而TX/RX數(shù)據(jù)需要在數(shù)據(jù)線上保留10個周期，相當(dāng)于一個數(shù)據(jù)發(fā)送10次。

當(dāng)PHY層芯片收到有效的載波信號后，CRS_DV信號變?yōu)橛行?，此時如果FIFO中還沒有數(shù)據(jù)，則它會發(fā)送出全0的數(shù)據(jù)給MAC，然后當(dāng)FIFO中填入有效的數(shù)據(jù)幀，數(shù)據(jù)幀的開頭是“101010—”交叉的前導(dǎo)碼，當(dāng)數(shù)據(jù)中出現(xiàn)“01”的比特時，代表正式數(shù)據(jù)傳輸開始，MAC芯片檢測到這一變化，從而開始接收數(shù)據(jù)。

當(dāng)外部載波信號消失后，CRSDV會變?yōu)闊o效，但如果FIFO中還有數(shù)據(jù)要發(fā)送時，CRSDV在下一周期又會變?yōu)橛行?，然后再無效再有效，直到FIFO中數(shù)據(jù)發(fā)送完為止。在接收過程中如果出現(xiàn)無效的載波信號或者無效的數(shù)據(jù)編碼，則RXER會變?yōu)橛行?，表示物理層芯片接收出錯。

連接方式

MAC-to-PHY的RMII連接

MAC-to-PHY的RMII連接比較簡單，直接將相應(yīng)信號連接起來即可。

審核編輯：湯梓紅