如今，AI已深入到芯片設(shè)計、驗證、測試以及其他關(guān)鍵階段，開發(fā)者紛紛感受到了AI帶來的生產(chǎn)力提升，見證了在常規(guī)項目時間框架內(nèi)僅靠人力所無法實現(xiàn)的驚人成果。沒有AI參與芯片設(shè)計，這些都是無法想象的。

利用AI進行芯片設(shè)計如何發(fā)展至今？未來又何去何從？

“設(shè)計領(lǐng)域AI的崛起——過往歷程與未來展望”討論會吸引了各領(lǐng)域的專家，共同分享AI在各自領(lǐng)域中所取得的進展，并展望了未來的發(fā)展。在新思科技AI戰(zhàn)略與系統(tǒng)團隊高級經(jīng)理、SNUG硅谷用戶大會AI會議負責人Geetha Rangarajan的主持下，該討論會旨在探討AI如何在系統(tǒng)設(shè)計中幫助我們重新思考多個領(lǐng)域中的“難點”問題。會者們積極發(fā)表意見，通過創(chuàng)造性思維共同探索了使用AI驅(qū)動型解決方案的可能性。討論會的成果豐富多彩，為AI在設(shè)計領(lǐng)域的應(yīng)用帶來了新的啟示。

簡化原本復(fù)雜的芯片設(shè)計工作流程

AI已經(jīng)在逐步簡化原本復(fù)雜的芯片設(shè)計工作流程，優(yōu)化日益龐大復(fù)雜的搜索空間。新思科技DSO.ai等解決方案利用強化學習技術(shù)，大規(guī)模擴大對設(shè)計工作流程選項的探索，既縮短了設(shè)計時間，又優(yōu)化了功耗、性能和面積（PPA）。DSO.ai于2020年推出，是最早用于芯片設(shè)計的AI應(yīng)用，最近已率先實現(xiàn)首先100個生產(chǎn)流片這一重要里程碑。

新思科技AI戰(zhàn)略與系統(tǒng)團隊的杰出架構(gòu)師Joe Walston在討論會上提出了一個問題：AI能否幫助開發(fā)者解決整個系統(tǒng)堆棧中的復(fù)雜問題？從計算設(shè)備到裝置再到飛機，如今的系統(tǒng)覆蓋了各種應(yīng)用領(lǐng)域。系統(tǒng)堆棧包含了潛在受益于AI的軟件和硬件（物理）組件。軟件如工作負載驅(qū)動型軟件，用于處理通信、數(shù)據(jù)處理以及與用戶、外部環(huán)境及系統(tǒng)內(nèi)其他組件的交互。硬件如軟件驅(qū)動型架構(gòu)，這是用于滿足軟件需求（包括機械、光學、半導(dǎo)體、電源或傳感器方面的需求）的硬件子系統(tǒng)。

系統(tǒng)堆棧的每一層都有很多相關(guān)問題需要解決。例如，在半導(dǎo)體子系統(tǒng)中，先進的SoC包含多個處理器、復(fù)雜接口IP、數(shù)字/模擬邏輯、存儲器等。開發(fā)者面臨著優(yōu)化多個工作流程的挑戰(zhàn)，從微架構(gòu)選擇到版圖布局優(yōu)化，再到物理設(shè)計、測試和制造方面的選擇，都要納入考量。同樣，對于光學子系統(tǒng)，開發(fā)者必須綜合考慮嵌入式電路、透鏡、探測器和光源等因素。Walston表示，AI可以協(xié)助完成一些重復(fù)性的探索工作，幫助開發(fā)者更快達成目標。

實現(xiàn)更快的驗證周期

新思科技EDA團隊科學家Badri Gopalan從功能驗證角度分享了一些觀點。他指出，當下面臨的情況是，驗證復(fù)雜性的增長速度超過了摩爾定律。對于如今的SoC，需要驗證的東西有很多：所有的邏輯，所有的跨多維度組合，比如性能和功耗等。驗證開發(fā)者怎樣才能找到更多更為復(fù)雜的錯誤？怎樣比以往更快的發(fā)現(xiàn)？同時將結(jié)果質(zhì)量和結(jié)果成本控制在理想范圍內(nèi)？

Gopalan解釋說，開發(fā)者在RTL中應(yīng)用傳統(tǒng)驗證解決方案通?？蓪崿F(xiàn)接近100%的覆蓋率。靜態(tài)驗證可以發(fā)現(xiàn)約10%的錯誤，但可能會有很多誤報，并且非常費時費力。形式化驗證可以發(fā)現(xiàn)另外20%的錯誤，而仿真可以再發(fā)現(xiàn)65%的錯誤。仿真也需要大量人工操作，并且需要花費大量時間來調(diào)整測試平臺的約束條件和編寫手動測試程序。

新思科技的AI驅(qū)動型驗證解決方案VSO.ai可以識別和消除回歸中的冗余，自動進行覆蓋率根本原因分析，然后通過RTL推斷覆蓋率，通過仿真確定覆蓋率差異，并提供覆蓋率優(yōu)化指導(dǎo)，從而幫助驗證團隊更快、更高效地實現(xiàn)驗證收斂。

提高覆蓋率并最小化測試向量數(shù)量

半導(dǎo)體測試也可以受益于AI。在芯片制造過程中，測試開發(fā)者需要確保設(shè)計沒有缺陷，并且按預(yù)期運行。存儲器內(nèi)置自測（BIST）、壓縮IP和邏輯測試結(jié)構(gòu)等解決方案可用于進行邏輯測試。傳感器也具有重要作用。一般來說，收集到的數(shù)據(jù)在經(jīng)過分析后，會回饋到設(shè)計周期中，從而實現(xiàn)改進。

在此過程中，每一步都需要決定對哪些參數(shù)進行優(yōu)化。新思科技硬件分析與測試事業(yè)部工程副總裁Fadi Maamari解釋道，我們的目標是使用盡可能少的測試向量開展盡可能多的測試，以控制成本。新思科技發(fā)布了一款利用AI優(yōu)化測試碼生成的新產(chǎn)品：新思科技TSO.ai。TSO.ai旨在減少所需的測試向量，提高覆蓋率，并縮短自動測試向量生成（ATPG）的周轉(zhuǎn)時間。它會以智能方式自動調(diào)整ATPG參數(shù)，針對特定設(shè)計開展一致的結(jié)果質(zhì)量優(yōu)化，并可以大幅降低測試成本。

通過AI尋找新機遇

目前，AI在電子設(shè)計領(lǐng)域的影響才剛剛開始展現(xiàn)。隨著自然語言模型（ChatGPT等AI聊天機器人）的興起，以及AI所展現(xiàn)出的其他機遇，芯片設(shè)計行業(yè)現(xiàn)已迎來激動人心的時刻。要推進設(shè)計、驗證和測試的自動化，還有更多工作要做，也還有更多方面需要改進。強大的電子設(shè)計自動化（EDA）技術(shù)與緊密集成的機器學習驅(qū)動循環(huán)有望形成一股強大力量，助力開發(fā)者達成前所未有的成就。

新思科技電路設(shè)計與TCAD解決方案事業(yè)部杰出架構(gòu)師Vuk Borich表示：“隨著芯片設(shè)計越來越多地使用FinFET節(jié)點工藝，新的問題不斷出現(xiàn)。雖然芯片密度越來越高，尺寸越來越小，數(shù)量也越來越多，但還是有一些具有一定規(guī)律的事情可以交給人工智能。所以，我們預(yù)計會有大量創(chuàng)新?！?/p>

單看模擬設(shè)計這一塊，就有很多方面可以享受人工智能的紅利。Borich強調(diào)：

• 要評估制程變異性，需要執(zhí)行數(shù)十億次的蒙特卡洛仿真。有沒有可能利用AI減少這類仿真的時間和成本？

• 提取寄生效應(yīng)需要幾個小時，甚至幾天時間。隨著設(shè)計參數(shù)增加到數(shù)百個，迭代時間延長，能用AI來縮短模擬設(shè)計收斂時間嗎？

• 優(yōu)化布局需要大量人工操作：能否使用AI簡化這一過程，尤其是在相關(guān)人才緊缺的情況下？

除了電子系統(tǒng)，光學設(shè)計領(lǐng)域也能在AI的幫助下加快實現(xiàn)收斂，并減少開發(fā)者的人力。光學設(shè)計是成像、汽車照明和光子芯片等應(yīng)用中的關(guān)鍵技術(shù)。這些應(yīng)用相當復(fù)雜，有太多的變量和公差需要考慮，過去都是使用特殊工具進行處理的。新思科技光學解決方案團隊的科學家William Cassarly表示，AI具有潛在協(xié)同優(yōu)化專用算法的新機會。利用AI可以對大部分設(shè)計空間進行探索，為現(xiàn)有算法提供新起點，減少處理個別案例的工作量。此外，AI有望在完全不同的用例之間進行知識轉(zhuǎn)移，讓經(jīng)驗不足的開發(fā)者也能產(chǎn)出以往認為只有資深開發(fā)者才能給出的結(jié)果。

就系統(tǒng)層面而言，硬件和軟件團隊之間的知識孤立導(dǎo)致系統(tǒng)成型成為一項復(fù)雜的高成本工作。系統(tǒng)層面的可見性和自動化根源分析是縮短芯片上市時間的關(guān)鍵。新思科技系統(tǒng)設(shè)計部高級研發(fā)師Rachana Srivastava指出，利用AI可自動完成系統(tǒng)層面的根源分析。透過在基于事件的知識圖譜中映射數(shù)據(jù)，可以了解整個系統(tǒng)的基本情況。對這些數(shù)據(jù)應(yīng)用機器學習模型可以進行預(yù)測并形成信息挖掘反饋回路，以優(yōu)化芯片結(jié)果。

隨著開發(fā)者設(shè)計出新的方法將AI和機器學習應(yīng)用于整個系統(tǒng)堆棧的所有工作流程，激動人心的時代即將到來。為了滿足下一代應(yīng)用的PPA和上市時間目標，芯片設(shè)計只會越來越復(fù)雜。AI可以為開發(fā)團隊帶來生產(chǎn)力提升，幫助他們實現(xiàn)過去無法想象的成果。

?