Vivado 202x-Versal時(shí)鐘校準(zhǔn)去歪斜的時(shí)序問(wèn)題
在 Vivado 2021.1 和 2021.1.1 中，默認(rèn)啟用該功能。
在 Vivado 2021.2 和 2021.2.1 中，默認(rèn)禁用該功能。
如果您當(dāng)前使用“時(shí)鐘校準(zhǔn)去歪斜”，那么時(shí)序所含的偏差結(jié)果是不正確的。
解決方案：
Vivado 2021.1 和 2021.1.1 使用“時(shí)鐘校準(zhǔn)去歪斜”，因此您需要應(yīng)用此處隨附的補(bǔ)丁。
使用“時(shí)鐘校準(zhǔn)去歪斜”時(shí)，在 Vivado 中會(huì)顯示下列消息以指明是否啟用該功能特性。
INFO: [Constraints 18-5720] The default GCLK Deskew mode is Calibrated.
應(yīng)用隨附補(bǔ)丁后，需重新實(shí)現(xiàn)設(shè)計(jì)，您可檢查 Vivado log 日志以驗(yàn)證是否已應(yīng)用該補(bǔ)丁。
Vivado 2021.2.x 默認(rèn)禁用該功能特性，因此不受影響。
| Vivado 版本 | 時(shí)鐘校準(zhǔn)去歪斜默認(rèn)設(shè)置 |
| 2020.3 及先前版本 | 關(guān)閉 |
| 2021.1 和 2021.1.1 | 開(kāi)啟 *需補(bǔ)丁 |
| 2021.2 和 2021.2.1 | 關(guān)閉 |
| 2022.1 | 根據(jù)指定的器件和速度文件（請(qǐng)參閱下表），無(wú)需安裝補(bǔ)丁（請(qǐng)參閱Vivado 2022.1 - Versal 時(shí)鐘校準(zhǔn)去歪斜的時(shí)序問(wèn)題） |
| 2022.2 | 根據(jù)指定的器件和速度文件（請(qǐng)參閱下表），無(wú)需安裝補(bǔ)丁（請(qǐng)參閱000034546 - Vivado 2022.2 - Versal 時(shí)鐘校準(zhǔn)去歪斜的時(shí)序問(wèn)題） |
| 2022.2.2 | 根據(jù)指定的器件和速度文件（請(qǐng)參閱下表），無(wú)需安裝補(bǔ)?。ㄕ?qǐng)參閱Vivado 2022.2.2 - Versal 時(shí)鐘校準(zhǔn)去歪斜的時(shí)序問(wèn)題） |
注釋：本答復(fù)記錄隨附的策略補(bǔ)丁還提供了適用于下列問(wèn)題的補(bǔ)丁。此處提供了單個(gè)通用補(bǔ)丁以便于您使用。
Vivado 2021.1.x 和更低版本中的“時(shí)鐘管理器”上的“去歪斜檢相器”（即，使用 CLKIN_DESKEW 和 CLKFB_DESKEW 管腳）可能導(dǎo)致 Vivado 時(shí)序報(bào)告中出現(xiàn)錯(cuò)誤的時(shí)序。
[1] 由于 CPM4 會(huì)將 DPLL 與去歪斜檢相器搭配使用，因此會(huì)受此問(wèn)題影響，請(qǐng)參閱76947 - 適用于 PCI Express 的 Versal ACAP CPM 模式 (Vivado 2021.1) - 啟用 CPM4 到 PL 接口的設(shè)計(jì)中可能存在時(shí)序問(wèn)題
[2] 如果 MMCM 使用 CLKIN_DESKEW 管腳或 CLKFB_DESKEW 管腳，則可能會(huì)受此問(wèn)題影響，請(qǐng)參閱76908 - Vivado 2021.1 Vivado Versal 時(shí)鐘設(shè)置：MMCM 和 DPLL 的去歪斜邏輯時(shí)序錯(cuò)誤
審核編輯：湯梓紅
-
時(shí)鐘
+關(guān)注
關(guān)注
11文章
2000瀏覽量
135304 -
Vivado
+關(guān)注
關(guān)注
19文章
860瀏覽量
71434 -
Versal
+關(guān)注
關(guān)注
1文章
176瀏覽量
8547
發(fā)布評(píng)論請(qǐng)先 登錄
VIVADO時(shí)序約束及STA基礎(chǔ)
AMD Versal自適應(yīng)SoC內(nèi)置自校準(zhǔn)的工作原理
vivado：時(shí)序分析與約束優(yōu)化
抖動(dòng)/歪斜,抖動(dòng)/歪斜是什么意思
關(guān)于Vivado時(shí)序分析介紹以及應(yīng)用
詳解Vivado時(shí)鐘的基礎(chǔ)知識(shí)
Versal HBM系列外部參考時(shí)鐘設(shè)計(jì)指南文章
如何讀懂Vivado時(shí)序報(bào)告
如何在Vivado中添加時(shí)序約束呢？
Versal ACAP DDRMC-DDR4、LPDDR4和LPDDR4X外部參考時(shí)鐘設(shè)計(jì)指南
Versal Advanced IO Wizard-部分配置存在時(shí)序收斂問(wèn)題
Vivado時(shí)序問(wèn)題分析
FPGA時(shí)序約束之設(shè)置時(shí)鐘組
Vivado時(shí)序約束中invert參數(shù)的作用和應(yīng)用場(chǎng)景
評(píng)論