電子發(fā)燒友網(wǎng)報道（文/李寧遠(yuǎn)）在半導(dǎo)體生產(chǎn)流程中，半導(dǎo)體封裝是制造工藝的重要后道工序，是指將通過測試的晶圓加工得到獨(dú)立芯片的過程。封裝可以提供電氣連接，防止物理損傷，降低環(huán)境腐蝕，并有助于散熱。

從傳統(tǒng)封裝到先進(jìn)封裝

在典型的半導(dǎo)體封裝流程中，傳統(tǒng)封裝技術(shù)以引線框架型封裝作為載體，芯片與引線框架通過焊線連接，引線框架的接腳采用引線鍵合互聯(lián)的形式。這里面主要包括了DIP、SOP、QFP、QFN等封裝形式，傳統(tǒng)封裝的功能主要在于芯片保護(hù)、尺度放大、電氣連接這些功能。

DIP雙列直插形式封裝技術(shù)是最早模集成電路采用的第一代封裝技術(shù)，是通孔插入型封裝里代表技術(shù)。此后發(fā)展到以SOP為代表的表面貼裝型封裝第二代封裝技術(shù)，這一階段的封裝技術(shù)提高了管腳數(shù)和組裝密度，是封裝技術(shù)的一次革命，這階段也是金屬引線塑料封裝的黃金時代。

隨后，以球柵陣列封裝BGA和芯片級封裝CSP為代表的第三階段封裝技術(shù)成為主流。其中，BGA封裝主要是將I/O端與基板通過球柱形焊點(diǎn)陣列進(jìn)行封裝，通常做表面固定使用，促進(jìn)了安裝技術(shù)的進(jìn)步和芯片生產(chǎn)效率的提高。

這前面三個階段的封裝階段被稱為傳統(tǒng)封裝。傳統(tǒng)封裝技術(shù)的主要特點(diǎn)就是簡單、成本低。這些封裝類型大多數(shù)是通過引腳進(jìn)行電氣連接，這種連接方式在某些應(yīng)用中可能會限制信號傳輸?shù)乃俣群托省Ｍ瑫r這些傳統(tǒng)封裝的封裝效率（裸芯面積/基板面積）也偏低，在電子器件的快速發(fā)展中漸漸不能跟上需求。

算速與算力上的需求推動著高端芯片的發(fā)展，高端芯片又不離不開先進(jìn)封裝。根據(jù)Yole統(tǒng)計數(shù)據(jù)，2021年先進(jìn)封裝市場規(guī)模約375億美元，占整體封裝市場規(guī)模的44%，預(yù)計到2027 年占比將提升至53%。

為了解決傳統(tǒng)封裝的技術(shù)短板，先進(jìn)封裝技術(shù)逐漸被開發(fā)出來，這些先進(jìn)封裝技術(shù)采用先進(jìn)的設(shè)計和工藝對芯片進(jìn)行封裝級重構(gòu)，并有效提升系統(tǒng)性能。相較于傳統(tǒng)封裝，先進(jìn)封裝的封裝效率大大提高，能顯著提升芯片的集成密度與互聯(lián)速度，增強(qiáng)芯片整體的性能，并且改善散熱和可靠性。

尤其是隨著高性能計算需求的爆發(fā)，算速與算力上的需求推動了先進(jìn)封裝的進(jìn)一步發(fā)展。目前，帶有倒裝芯片（FC）結(jié)構(gòu)的封裝、晶圓級封裝（WLP）、扇出型封裝（Fan-out）、系統(tǒng)級封裝（SiP）、2.5D 封裝、3D 封裝等均被認(rèn)為屬于先進(jìn)封裝范疇。并行的先進(jìn)封裝技術(shù)很多，不過從技術(shù)角度細(xì)分來看，先進(jìn)封裝有著四大要素，Bumping、RDL、Wafer和TSV，具備四要素中任意一種技術(shù)即可被認(rèn)為是先進(jìn)封裝。

從四要素看先進(jìn)封裝發(fā)展

Bumping工藝和倒裝芯片（FC）封裝關(guān)系緊密，是FC的前道基礎(chǔ)工藝，是倒裝芯片（FC）與PCB電連接的唯一通道。Bumping指在晶圓的I/O端口的Pad上形成焊料凸點(diǎn)的過程?？梢岳斫鉃橥ㄟ^小型球狀導(dǎo)體材料實(shí)現(xiàn)芯片與基板電氣互連。其優(yōu)勢在于高端口密度、短傳輸路徑、短信號延遲、優(yōu)良熱傳導(dǎo)。其發(fā)展趨勢是焊料凸點(diǎn)越來越小，電介質(zhì)表面越來越光滑，集成密度越來越高。

RDL重布線層技術(shù)，用于2D平面電氣延伸和互聯(lián)，適用于為I/O端口進(jìn)行寬松排布，廣泛應(yīng)用于晶圓級封裝技術(shù)和2.5D/3D技術(shù)中，但不適用于倒裝芯片技術(shù)。RDL為先進(jìn)封裝中的異質(zhì)集成提供了操作上的基礎(chǔ)。

RDL帶來了更多的引腳數(shù)量，也能夠替代一部分芯片內(nèi)部線路的設(shè)計，最主要的采用RDL讓觸點(diǎn)間距更加靈活，凸點(diǎn)面積更大，增加元件的可靠性。在先進(jìn)封裝的FIWLP、FOWLP中RDL是最為關(guān)鍵的工藝技術(shù)。

Wafer技術(shù)，可以用作芯片的基底和WLP封裝的載體，也可以與硅基板一同實(shí)現(xiàn)2.5D集成，技術(shù)發(fā)展趨勢是使Wafer面積逐漸增大。

TSV，硅通孔技術(shù)，是先進(jìn)封裝中極為關(guān)鍵的垂直互連技術(shù)。TSV通過導(dǎo)電物質(zhì)的填充，實(shí)現(xiàn)硅通孔的垂直電氣互聯(lián)，這項技術(shù)是目前唯一的垂直電互聯(lián)技術(shù)，是實(shí)現(xiàn)半導(dǎo)體裸片和晶圓高密度互連的核心技術(shù)。

TSV和平面互連相比優(yōu)勢非常明顯，不論在減小信號延遲、降低電容、電感，降低芯片功耗、提高通信、增加帶寬還是提高集成度上都是明顯的提升。隨著摩爾定律逼近極限，半導(dǎo)體芯片的微型化也越來越依賴于集成TSV技術(shù)的先進(jìn)封裝。

先進(jìn)封裝范疇有著不少大量使用RDL、Bumping、TSV 等基礎(chǔ)工藝技術(shù)的封裝路線，需求側(cè)中的不同也延伸出了多種不同形式的先進(jìn)封裝，如FOWLP、INFO、FOPLP、CoWoS、HBM、HMC等等。

Chiplet概念進(jìn)一步推動2.5D/3D先進(jìn)封裝發(fā)展

根據(jù)Yole統(tǒng)計數(shù)據(jù)，2021年到2027年先進(jìn)封裝占比不斷攀升，而其中，2.5D/3D先進(jìn)封裝市場收入規(guī)模年復(fù)合增長率高達(dá)14%，在先進(jìn)封裝多個細(xì)分領(lǐng)域中位列第一，這和Chiplet概念有著密切關(guān)系。

目前Chiplet概念愈發(fā)火熱，Chiplet的核心是實(shí)現(xiàn)芯片間的高速互聯(lián)，同時兼顧多芯片互聯(lián)后的重新布線。先進(jìn)封裝技術(shù)和Chiplet發(fā)展密不可分，先進(jìn)封裝技術(shù)目前主要由臺積電、日月光、Intel等產(chǎn)業(yè)龍頭公司來主導(dǎo)，包含從2D MCM（Multi-Chip Module）到2.5D CoWoS、EMIB和3D Hybrid Bonding，這些先進(jìn)封裝技術(shù)均為Chiplet的關(guān)鍵封裝技術(shù)。

在UCle聯(lián)盟發(fā)布的Chiplet白皮書中，現(xiàn)階段主流的Chiplet封裝方式就提到了Intel的EMIB方案（硅橋連接）、臺積電的CoWoS方案（硅中介層連接）以及日月光的FOCoS-B方案（扇出型中介層）。

臺積電的2.5D封裝CoWoS目前非?；?，英偉達(dá)的多款GPU就是基于此先進(jìn)封裝，目前CoWoS產(chǎn)能仍然吃緊，而且臺積電也在穩(wěn)步推進(jìn)3D封裝技術(shù)。英特爾也在Foveros、Foveros Omni、Foveros Direct下一代3D先進(jìn)封裝上不斷推進(jìn)。

傳統(tǒng)的封測廠也都有自己的先進(jìn)封裝發(fā)展布局，尤其是在2.5D和3D上，如日月光的FORB封裝技術(shù)、長電科技的XDFOI封裝技術(shù)、安靠的SLIM封裝技術(shù)等等。

基于RDL、Bumping、TSV 等多項核心基礎(chǔ)工藝技術(shù)的先進(jìn)封裝技術(shù)已經(jīng)成為高端芯片不可或缺的重要環(huán)節(jié)。

小結(jié)

半導(dǎo)體芯片不斷突破更高密度和更高性能的背后，晶圓制造和封裝技術(shù)缺一不可。隨著制程節(jié)點(diǎn)不斷逼近摩爾定律極限，摩爾定律的迭代放緩，先進(jìn)封裝成為提高芯片性能，延續(xù)摩爾定律的重要技術(shù)手段。