CWQ2P50是基于 SRAM 配置的高密度可編程邏輯陣列電路。其中，6輸入查找表數(shù)量32,600個，嵌入式存儲器容量為2,700Kbit，用戶I/O數(shù)量250個，內置5個時鐘管理模塊，具有120個DSP數(shù)字信號處理模塊，資源數(shù)量列如表 1 所示。

產(chǎn)品特點

CWQ2P50主要用于具備高級串行連接功能的高性能信號處理應用。

CWQ2P50具有以下特點：

基于可配置為分布式存儲器的真實6輸入查找表（LUT）技術的高級高性能FPGA邏輯；

強大的時鐘管理塊（CMT），結合了鎖相環(huán)（PLL）和混合模式時鐘管理器（MMCM）模塊，可實現(xiàn)高精度和低抖動；

具有內置FIFO邏輯的36Kb雙端口Block RAM，用于片上數(shù)據(jù)緩沖；

具有25x18乘法器， 48位累加器和預加器的DSP slice，用于高性能濾波，包括優(yōu)化的對稱系數(shù)濾波；

靈活的配置選項，包括： SPI和并行 Flash接口； 專用的回讀重配置邏輯，可支持多比特流；自動總線寬度檢測功能；

對所有器件都有系統(tǒng)監(jiān)控功能， 包括：片上/片外熱特性監(jiān)控； 片上/片外電源監(jiān)控；通過 JTAG端口訪問所有監(jiān)控量；

采用境內28nm工藝設計加工，芯核電壓0.9V；

采用高可靠軍級塑封，采用Flip-Chip鍵合方式；

用戶可配置的模擬接口（XADC），將雙12位1MSPS模數(shù)轉換器與片上溫度傳感器和電源傳感器結合在一起；

多種配置選項，包括對存儲器的支持，具有HMAC/ SHA-256身份驗證的256位AES加密以及內置的SEU檢測和校正。

產(chǎn)品用途

CWQ2P50為可編程邏輯器件，內部集成了功能強大、并可以靈活配置組合的可編程資源，可實現(xiàn)輸入輸出接口、通用數(shù)字邏輯、存儲器、數(shù)字信號處理、時鐘管理等多種功能，同時提供了豐富的專用時鐘與布線資源， 適用于實現(xiàn)復雜、高速的數(shù)字邏輯電路，可廣泛應用于通訊、信息處理、工業(yè)控制、數(shù)據(jù)中心、儀表測量、醫(yī)療儀器、人工智能、自動駕駛等領域，尤其適用于低功耗、小型化應用場景。

對應國外產(chǎn)品情況

主要性能指標、引腳與Xilinx公司FPGA產(chǎn)品XC7S50（FGG484）對標。