人工智能（AI）是預(yù)計到2030年將成為價值數(shù)萬億美元產(chǎn)業(yè)的關(guān)鍵驅(qū)動力，它對半導(dǎo)體性能提出了新的要求。在交付下一代AI能力方面，一些最復(fù)雜的問題來自于需要通過新的刻蝕技術(shù)來解決的器件制造挑戰(zhàn)。

為什么AI對刻蝕技術(shù)施加特殊壓力？基本原因是AI訓(xùn)練所需的大量數(shù)據(jù)。這些數(shù)據(jù)需要高水平的并行處理、豐富的非易失性存儲器（如NAND）以及快速的數(shù)據(jù)傳輸速率，以將數(shù)據(jù)推入和推出存儲器。先進的設(shè)備依賴于在三維中制造的體系結(jié)構(gòu)。作為一種減法過程，刻蝕是塑造這些結(jié)構(gòu)的強大工具。全圍柵（GAA）晶體管、低成本每比特的3D NAND存儲器和高帶寬存儲器是AI未來的關(guān)鍵，它們都需要新的、創(chuàng)新的刻蝕方法來塑造它們的器件結(jié)構(gòu)。

刻蝕一直是一項關(guān)鍵而具有挑戰(zhàn)性的工藝，但為AI提供動力的芯片將把這一挑戰(zhàn)推向一個新的水平。它們不僅要求前所未有的刻蝕精度，還需要能夠有選擇性地去除一種材料而保留另一種材料，修改剩余材料的表面特性，刻蝕具有越來越高縱橫比的結(jié)構(gòu)，有時甚至需要進行橫向刻蝕而不僅僅是垂直刻蝕。

垂直刻蝕在AI邏輯中的應(yīng)用

多年來，各向異性定向刻蝕（anisotropic directional etch）一直是集成電路制造中一種非常有價值的工具。干法等離子體反應(yīng)離子刻蝕（dry plasma reactive ion etch）已被用于實現(xiàn)低介電常數(shù)（low-κ）的雙柱連線（dual-damascene interconnects）、高介電常數(shù)（high-κ）的金屬柵（metal gates）、FinFET、埋藏柵DRAM和多代3D NAND。但近年來，向全圍柵（GAA）晶體管架構(gòu)的轉(zhuǎn)變要求采用一種新的、具有挑戰(zhàn)性的方法：各向同性、高選擇性刻蝕。通過各向同性刻蝕，不僅僅是從堆疊結(jié)構(gòu)的頂部向下刻蝕，而是同時在多個方向上均勻去除材料，這個過程被稱為垂直刻蝕（perpendicular etch）。

垂直刻蝕是一種新的刻蝕方法，它在GAA晶體管架構(gòu)中發(fā)揮著重要作用。在傳統(tǒng)的晶體管結(jié)構(gòu)中，刻蝕只需要從頂部向下進行，但在GAA晶體管中，需要在多個方向上均勻地去除材料，以形成全圍柵結(jié)構(gòu)。垂直刻蝕可以實現(xiàn)對多層材料的同時刻蝕，從而形成所需的結(jié)構(gòu)。

垂直刻蝕的挑戰(zhàn)在于實現(xiàn)高度選擇性的刻蝕過程。由于需要在多個方向上均勻去除材料，必須確保只有目標(biāo)材料被刻蝕，而其他材料保持不變。這需要精確控制刻蝕氣體、工藝參數(shù)和刻蝕時間，以實現(xiàn)所需的選擇性。

總之，垂直刻蝕是一種在GAA晶體管架構(gòu)中必不可少的刻蝕方法。它通過各向同性刻蝕的方式，在多個方向上均勻去除材料，實現(xiàn)了復(fù)雜的全圍柵結(jié)構(gòu)。隨著技術(shù)的發(fā)展，垂直刻蝕技術(shù)將繼續(xù)演進，以滿足未來集成電路制造的需求。

審核編輯：湯梓紅