本文要點(diǎn)

在混合信號(hào) PCB 中，需要將模擬和數(shù)字信號(hào)進(jìn)行物理隔離，這一過程稱為分區(qū)。

對(duì)混合信號(hào) PCB 進(jìn)行分區(qū)和合理設(shè)計(jì)版圖有助于減少串?dāng)_和干擾。

混合信號(hào) PCB 電磁兼容性的基本規(guī)則是：

使電流路徑更靠近源頭，并盡可能地緊湊，使回路面積盡可能小。

對(duì)一個(gè)系統(tǒng)只提供一個(gè)參考接地平面，否則，就相當(dāng)于有意制造了一個(gè)偶極子天線。

設(shè)想這樣一個(gè)高頻轉(zhuǎn)換器電路 PCB，其中的輸入電壓和電流是模擬信號(hào)。轉(zhuǎn)換器中的開關(guān)隨著數(shù)字時(shí)鐘信號(hào)的應(yīng)用開始切換。轉(zhuǎn)換器中的電源電路是模擬的，控制電路是數(shù)字的。

轉(zhuǎn)換器 PCB 是一種混合信號(hào) PCB，因?yàn)樗瑫r(shí)處理模擬和數(shù)字信號(hào)。在混合信號(hào) PCB 中，需要在一個(gè)被稱為“分區(qū)”的過程中以物理方式分離模擬信號(hào)和數(shù)字信號(hào)。

設(shè)計(jì)混合信號(hào) PCB 是一項(xiàng)挑戰(zhàn)，因?yàn)槟M和數(shù)字元件的電流、電壓和額定功耗各不相同。但是，遵循一些基本設(shè)計(jì)規(guī)則將有助于簡(jiǎn)化混合信號(hào) PCB 的分區(qū)和版圖。

混合信號(hào) PCB 更容易受到串?dāng)_的影響

設(shè)計(jì)師必須對(duì)混合信號(hào) PCB 進(jìn)行分區(qū)并仔細(xì)設(shè)計(jì)版圖——

實(shí)現(xiàn)電磁兼容性 (EMC) 是混合信號(hào) PCB 設(shè)計(jì)師非常關(guān)心的一個(gè)問題。當(dāng)模擬和數(shù)字信號(hào)在沒有隔離的情況下共存于一塊 PCB 上時(shí)，它們很有可能會(huì)混在一起，造成串?dāng)_和電磁干擾。例如，數(shù)字邏輯接地電流會(huì)污染混合信號(hào) PCB 上的低電平模擬信號(hào)。這可能會(huì)導(dǎo)致反饋回路錯(cuò)誤、控制系統(tǒng)故障，以及輸出波形中產(chǎn)生諧波。在這些情況下，混合信號(hào) PCB 的電磁兼容性就會(huì)受到影響，導(dǎo)致產(chǎn)品的性能不佳。適當(dāng)?shù)姆謪^(qū)和合理的版圖有助于使數(shù)字和模擬信號(hào)保持隔離，防止它們相互干擾，進(jìn)而大大減少串?dāng)_。

在對(duì)混合信號(hào) PCB 進(jìn)行分區(qū)和版圖設(shè)計(jì)時(shí)，必須遵循兩條規(guī)則：

1. 使電流路徑更靠近源頭，并盡可能地緊湊，使回路面積盡可能小。

2. 對(duì)一個(gè)系統(tǒng)只提供一個(gè)參考接地平面，否則，就相當(dāng)于有意制造了一個(gè)偶極子天線。

這兩條規(guī)則被視為混合信號(hào) PCB 分區(qū)和版圖設(shè)計(jì)的基本原則。下面，讓我們進(jìn)一步了解一下這兩條黃金法則。

法則1. 保持局部、緊湊的電流路徑

在 PCB 上流動(dòng)的每個(gè)信號(hào)都會(huì)通過接地平面返回到源頭。信號(hào)線和回流線在 PCB 上形成一個(gè)電流回路。根據(jù)上文提到的第一條規(guī)則，在鋪設(shè)回流線時(shí)應(yīng)使其與信號(hào)源相鄰，形成最小的環(huán)路面積。

Q：為什么推薦這種設(shè)置，這樣做為何會(huì)減少電磁干擾？

所有的回流電流都喜歡流經(jīng)低阻抗路線。當(dāng)回流線直接位于信號(hào)線下方時(shí)，電流回路的阻抗最低。當(dāng)信號(hào)線及其回流線形成的環(huán)路很大時(shí)，就會(huì)形成一個(gè)高阻抗的路徑。這是電流回路中的寄生電容和電感造成的。

當(dāng)信號(hào)線和回流線距離較遠(yuǎn)時(shí)，寄生電容的值很高，增加了回路的阻抗?；芈冯姼泻碗姾勺哌^的距離也有關(guān)系，這進(jìn)一步增加了路徑的阻抗。當(dāng)回路很大時(shí)，從源頭離開的電荷要走很遠(yuǎn)才能到達(dá)地面。這會(huì)增加電流回路的電感，反過來又增加了阻抗。

當(dāng)高頻模擬信號(hào)流經(jīng)高阻抗的大型電流回路時(shí)，它們會(huì)發(fā)出輻射并造成干擾。同樣，低電平模擬信號(hào)在流經(jīng)高阻抗電流回路時(shí)，更容易受到電磁干擾的影響。另外，信號(hào)線和回流線形成了一個(gè)環(huán)形天線，加劇了電磁干擾問題。因此我們希望讓電流回路做到短小、局部和緊湊。

法則2. 需要單個(gè)參考接地平面

分割接地平面是隔離數(shù)字和模擬接地的一種方法。在這種方法中，接地平面之間是分離的，而且不可能在分割處布線。在這種接地平面彼此分離的 PCB 中，兩個(gè)接地平面只在電源供電附近連接，形成一個(gè)大的電流回路，這不利于非敏感型電磁干擾的 PCB 設(shè)計(jì)。除此之外，模擬和數(shù)字接地平面處于不同的電位，鋪設(shè)在這些平面上的長(zhǎng)線會(huì)形成一個(gè)名副其實(shí)的偶極子天線，發(fā)出電磁輻射。

考慮到所有這些因素，對(duì)混合信號(hào) PCB 進(jìn)行分區(qū)是理想的做法。分區(qū)使參考接地平面保持共用。模擬信號(hào)在模擬部分布線，數(shù)字信號(hào)在數(shù)字部分布線，因此，信號(hào)各居其位。

如果想對(duì)大型及復(fù)雜超大規(guī)模、汽車、移動(dòng)與航天系統(tǒng)整個(gè)系統(tǒng)進(jìn)行EMI仿真，可以使用Clarity? 3D Transient Solver軟件。

Clarity 3D Transient Solver將電磁干擾（EMI）設(shè)計(jì)的仿真速度較傳統(tǒng)3D場(chǎng)求解器提升高達(dá)10倍，且具備近乎無限制的仿真能力。基于Cadence的大規(guī)模并行矩陣求解技術(shù)，Clarity 3D Transient Solver可以完成之前非常耗時(shí)且需要昂貴的消聲實(shí)驗(yàn)室才能進(jìn)行的產(chǎn)品原型機(jī)電磁兼容性（EMC）測(cè)試，仿真之前被視為不切實(shí)際或無法求解的大型設(shè)計(jì)，縮短設(shè)計(jì)周期并加速產(chǎn)品上市。

文章來源：Cadence楷登PCB及封裝資源中心

審核編輯 黃宇