日B视频 亚洲,啪啪啪网站一区二区,91色情精品久久,日日噜狠狠色综合久,超碰人妻少妇97在线,999青青视频,亚洲一区二卡,让本一区二区视频,日韩网站推荐

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Xilinx FPGA NVMe控制器,NVMe Host Controller IP

axpro ? 來(lái)源:axpro ? 作者:axpro ? 2024-02-18 11:27 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

NVMe Host Controller IP

介紹

NVMe Host Controller IP可以連接高速存儲(chǔ)PCIe SSD,無(wú)需CPU和外部存儲(chǔ)器,自動(dòng)加速處理所有的NVMe協(xié)議命令,具備獨(dú)立的數(shù)據(jù)寫入AXI4-Stream/FIFO接口和數(shù)據(jù)讀取AXI4-Stream/FIFO接口,非常適合于超高容量和超高性能的應(yīng)用。此外,NVMe Host Controller IP支持RAID存儲(chǔ),從而可實(shí)現(xiàn)更高存儲(chǔ)性能和存儲(chǔ)容量。

無(wú)需CPU,NVMe Host Controller IP自動(dòng)執(zhí)行對(duì)PCIe SSD的PCIe設(shè)備枚舉和配置、NVMe控制器識(shí)別和初始化、NVMe隊(duì)列設(shè)置和初始化,實(shí)現(xiàn)必須以及可選的NVMe Admin Command Set和NVM Command Set,實(shí)現(xiàn)對(duì)PCIe SSD的復(fù)位/斷電管理、IO(Page)讀寫、DMA讀寫和數(shù)據(jù)擦除功能,提供用戶一個(gè)簡(jiǎn)單高效的接口實(shí)現(xiàn)高性能存儲(chǔ)解決方案。

NVMe Host Controller IP DMA讀寫的順序傳輸長(zhǎng)度可以配置,最小是4K-Byte,最大是512K-Byte。順序傳輸長(zhǎng)度配置為4K-Byte,NVMe Host Controller IP所消耗的BRAM最少,但是可以達(dá)到CrystalDiskMark測(cè)試軟件RND4K Q32T16測(cè)試模式下的讀寫性能。順序傳輸長(zhǎng)度配置為128K-Byte,NVMe Host Controller IP所消耗的BRAM比較多,可以達(dá)到CrystalDiskMark測(cè)試軟件SEQ128K Q32T1測(cè)試模式下的讀寫性能。

針對(duì)多路數(shù)據(jù)通道訪問(wèn)PCIe SSD,使用NVMe的多隊(duì)列特性,NVMe Host Controller IP支持靈活配置DMA讀寫的通道個(gè)數(shù),按照NVMe隊(duì)列優(yōu)先級(jí)仲裁機(jī)制,實(shí)現(xiàn)多個(gè)DMA通道對(duì)同一塊PCIe SSD的高效訪問(wèn),從而達(dá)到多路數(shù)據(jù)通道訪問(wèn)的并行需求和QoS要求。

特性

支持Ultrascale+,Ultrascale,7 Series FPGA

支持PCIe Gen4,PCIe Gen3,PCIe Gen2 SSD

無(wú)需CPU和外部存儲(chǔ)器

自動(dòng)實(shí)現(xiàn)對(duì)PCIe SSD的PCIe設(shè)備枚舉、NVMe控制器識(shí)別和NVMe隊(duì)列設(shè)置

支持對(duì)PCIe SSD的NVM Subsystem Reset、Controller Reset和Shutdown

支持NVMe Admin Command Set:Identify、SMART、Create/Delete IO Submission/Completion Queue、Set Feature

支持NVMe NVM Command Set:Write、Read、Flush、Dataset Management

提供1個(gè)Admin命令接口,實(shí)現(xiàn)對(duì)PCIe SSD的復(fù)位/斷電管理功能

提供1個(gè)IO命令接口,實(shí)現(xiàn)對(duì)PCIe SSD的IO(Page)讀寫、Cache Flush和邏輯數(shù)據(jù)塊擦除功能;提供1個(gè)IO-AXI4-MM接口讀寫IO(page)數(shù)據(jù)

提供1個(gè)DMA命令接口,實(shí)現(xiàn)對(duì)PCIe SSD的DMA讀寫功能;提供1個(gè)DMA-AXI4-Stream-In/Out或DMA-FIFO-In/Out接口實(shí)現(xiàn)DMA數(shù)據(jù)的輸入和輸出

DMA讀寫的順序傳輸長(zhǎng)度可以配置,4K-Byte~512K-Byte;不同的順序傳輸長(zhǎng)度對(duì)應(yīng)不同的DMA讀寫性能,同時(shí)也消耗不一樣的BRAM資源

針對(duì)多通道DMA需求,可以配置4個(gè)DMA命令接口和4個(gè)DMA-AXI4-Stream-In/Out或DMA-FIFO-In/Out接口

NVMe隊(duì)列的個(gè)數(shù)(配置DMA通道的個(gè)數(shù))和深度可配置,平衡對(duì)PCIe SSD的DMA性能和消耗的邏輯資源

支持NVMe Admin和IO命令的超時(shí)和錯(cuò)誤處理恢復(fù)機(jī)制,提供詳盡的訪問(wèn)錯(cuò)誤狀態(tài)輸出

支持的NVMe設(shè)備:

Base Class Code:01h(mass storage),Sub Class Code:08h(Non-volatile),Programming Interface:02h(NVMHCI)

MPSMIN(Memory Page Size Minimum):0(4K-byte)

MDTS(Maximum Data Transfer Size):大于等于順序傳輸長(zhǎng)度或0(無(wú)限制)

LBA Unit:512-byte,1024-byte,2048-byte或4096-byte

一個(gè)NVMe Host Controller IP直接連接到PCIe SSD

易于集成的同步、可綜合Verilog設(shè)計(jì)

通過(guò)完全驗(yàn)證的NVMe Host Controller IP

概述

NVMe Host Controller IP作為一個(gè)對(duì)PCIe SSD的高性能存儲(chǔ)控制器,不但提供對(duì)PCIe SSD的配置管理功能,而且提供對(duì)PCIe SSD的IO(Page)讀寫以及DMA讀寫功能。

NVMe Host Controller IP具備PCIe SSD Manegement,實(shí)現(xiàn)對(duì)PCIe SSD的復(fù)位/斷電管理功能。

NVMe Host Controller IP具備ASQ/ACQ引擎,實(shí)現(xiàn)NVMe Admin Command Set:Identify、SMART、Create/Delete IO Submission/Completion Queue、Set Feature。

NVMe Host Controller IP具備IO(Page) Wr/Rd引擎和SQ1/CQ1引擎,實(shí)現(xiàn)對(duì)PCIe SSD的IO(Page)讀寫、Cache Flush和邏輯數(shù)據(jù)塊擦除功能。

NVMe Host Controller IP具備DMA Wr/Rd引擎和SQn/CQn引擎,實(shí)現(xiàn)對(duì)PCIe SSD的DMA讀寫功能。

上電后,NVMe Host Controller IP內(nèi)置的PCIe Device Enumerate & Configuration自動(dòng)實(shí)現(xiàn)對(duì)PCIe SSD的PCIe設(shè)備枚舉和配置;然后內(nèi)置的NVMe Controller Identify & Initialization自動(dòng)實(shí)現(xiàn)對(duì)PCIe SSD的NVMe控制器識(shí)別和初始化;最后內(nèi)置的Queue Setup & Initialization自動(dòng)實(shí)現(xiàn)對(duì)PCIe SSD的NVMe隊(duì)列設(shè)置和初始化。上電后至此,NVMe Host Controller IP完成對(duì)PCIe SSD的所有配置和初始化工作,可以開(kāi)始提供對(duì)PCIe SSD的讀寫、擦除、復(fù)位操作。

wKgaomWY6TSAQxCQAAK-9HMXcTI586.png

圖 2 NVMe Host Controller IP結(jié)構(gòu)框圖

產(chǎn)品規(guī)格

性能

PCIe配置參數(shù):Max Payload Size=256-byte,Max Read Request Size=512-byte

PCIe Gen3 SSD,Seq=128KB,1個(gè)DMA通道:

DMA寫入速度可達(dá)3300MB/s

DMA讀取速度可達(dá)3500MB/s

PCIe Gen2 SSD,Seq=128KB,1個(gè)DMA通道:

DMA寫入速度可達(dá)1700MB/s

DMA讀取速度可達(dá)1800MB/s

資源

KU040

表3.1 PCIe Gen3 SSD,Seq=128K,Queue Depth=4,1-DMA

LUTs FFs BRAMs PCIe
總資源 17251 25429 87 1
NVMe Host Controller 12780 17477 70 0
PCIe Bridge 5473 7952 17 1

表3.2 PCIe Gen3 SSD,Seq=4K,Queue Depth=8,1-DMA

LUTs FFs BRAMs PCIe
總資源 16600 22812 31 1
NVMe Host Controller 11144 14864 14 0
PCIe Bridge 5461 7948 17 1

表3.3 PCIe Gen3 SSD,Seq=4K,Queue Depth=8,2-DMA

LUTs FFs BRAMs PCIe
總資源 21068 28135 43 1
NVMe Host Controller 15596 20163 26 0
PCIe Bridge 5475 7962 17 1

ZU7EV

表3.4 PCIe Gen3 SSD,Seq=128K,Queue Depth=4,1-DMA

LUTs FFs BRAMs URAM PCIe
總資源 23925 34570 40 8 1
NVMe Host Controller 12621 17486 6 8 0
PCIe Bridge 11311 17085 34 0 1

表3.5 PCIe Gen3 SSD,Seq=4K,Queue Depth=16,1-DMA

LUTs FFs BRAMs URAM PCIe
總資源 23128 33037 40 2 1
NVMe Host Controller 11811 15956 6 2 0
PCIe Bridge 11319 17081 34 0 1

表3.6 PCIe Gen3 SSD,Seq=4K,Queue Depth=16,2-DMA

LUTs FFs BRAMs URAM PCIe
總資源 28201 39453 44 4 1
NVMe Host Controller 16893 22365 10 4 0
PCIe Bridge 11308 17088 34 0 1

審核編輯 黃宇

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 控制器
    +關(guān)注

    關(guān)注

    114

    文章

    17886

    瀏覽量

    195283
  • SSD
    SSD
    +關(guān)注

    關(guān)注

    21

    文章

    3152

    瀏覽量

    122629
  • PCIe
    +關(guān)注

    關(guān)注

    16

    文章

    1483

    瀏覽量

    88965
  • dma
    dma
    +關(guān)注

    關(guān)注

    3

    文章

    582

    瀏覽量

    106288
  • nvme
    +關(guān)注

    關(guān)注

    0

    文章

    301

    瀏覽量

    23919
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    nvme SSD 上重新啟動(dòng)失敗,如何解決?

    。每當(dāng)我發(fā)出“sudo reboot”時(shí),系統(tǒng)在重置后都會(huì)掛起,顯然是因?yàn)樗也坏?nvme ssd: 這是我在串行控制臺(tái)中得到的內(nèi)容: [ 4.193478] starfive soc
    發(fā)表于 03-12 06:40

    高性能網(wǎng)絡(luò)存儲(chǔ)設(shè)計(jì):NVMe-oF IP的實(shí)現(xiàn)探討

    的 NVMeRAID0 橫向擴(kuò)展能力,通過(guò)多通道NVMe控制器并行訪問(wèn)多個(gè)SSD,實(shí)現(xiàn)以下技術(shù)特性: ?多 SSD 帶寬聚合,讀寫性能接近線性提升 ?跨盤條帶(Striping)調(diào)度優(yōu)化,減少跨盤等待
    發(fā)表于 12-19 18:45

    NVMe over Fabrics 國(guó)產(chǎn) IP:高性能網(wǎng)絡(luò)存儲(chǔ)解決方案

    近期發(fā)現(xiàn)NVMe over Fabrics只有國(guó)外知名FPGA廠家推出,2025年初給出補(bǔ)丁,但是聽(tīng)說(shuō)面臨無(wú)技術(shù)團(tuán)隊(duì)支持的窘境。 我們根據(jù)以往NVMe和RDMA 開(kāi)發(fā)經(jīng)驗(yàn),推出國(guó)產(chǎn)化NVMe
    發(fā)表于 12-12 14:19

    Xilinx高性能NVMe Host控制器IP+PCIe 3.0軟核控制器IP,純邏輯實(shí)現(xiàn),AXI4和AXI4-Stream DMA接口,支持PCIe 3.0和4.0

    Host Controller IP作為一個(gè)對(duì)PCIe SSD的高性能存儲(chǔ)控制器,不但提供對(duì)PCIe SSD的配置管理功能,而且提供對(duì)PCIe SSD的IO(Page)讀寫以及DMA
    發(fā)表于 11-14 22:40

    NVMe高速傳輸之?dāng)[脫XDMA設(shè)計(jì)44:工程設(shè)計(jì)考量?

    連接到pci_exp引腳。 mig_7series 模塊為 Xilinx 提供的 DDR 接口控制器, 該模塊將 AXI 總線信號(hào)轉(zhuǎn)換為 DDR 接口信號(hào)實(shí)現(xiàn)對(duì) PL 端 DDR 存儲(chǔ)數(shù)據(jù)的寫入和讀取
    發(fā)表于 11-12 09:52

    NVMe高速傳輸之?dāng)[脫XDMA設(shè)計(jì)43:如何上板驗(yàn)證?

    本文主要交流設(shè)計(jì)思路,在本博客已給出相關(guān)博文幾十篇,希望對(duì)初學(xué)者有用。注意這里只是拋磚引玉,切莫認(rèn)為參考這就可以完成商用IP設(shè)計(jì)。若有NVME或RDMA 產(chǎn)品及項(xiàng)目需求,請(qǐng)看B站視頻后聯(lián)系。 在完成
    發(fā)表于 10-30 18:10

    NVMe高速傳輸之?dāng)[脫XDMA設(shè)計(jì)30: NVMe 設(shè)備模型設(shè)計(jì)

    設(shè)備則需要開(kāi)啟至少 8KB 的 BAR0 空間, BAR0 地址空間中存放 NVMe 設(shè)備寄存組, 其中包含了初始化過(guò)程中需要使用的控制器功能寄存、
    發(fā)表于 09-29 09:31

    NVMe高速傳輸之?dāng)[脫XDMA設(shè)計(jì)23:UVM驗(yàn)證平臺(tái)

    十分復(fù)雜,需要使用成熟的驗(yàn)證知識(shí)產(chǎn)權(quán)(Verification IP,VIP)保證仿真的準(zhǔn)確性和效率,這一類的 VIP 通常十分昂貴并且復(fù)雜;另一方面,PCIE 集成塊是 Xilinx 提供的過(guò)了充分
    發(fā)表于 08-26 09:49

    NVMe高速傳輸之?dāng)[脫XDMA設(shè)計(jì)18:UVM驗(yàn)證平臺(tái)

    十分復(fù)雜,需要使用成熟的驗(yàn)證知識(shí)產(chǎn)權(quán)(Verification IP,VIP)保證仿真的準(zhǔn)確性和效率,這一類的 VIP 通常十分昂貴并且復(fù)雜;另一方面,PCIE 集成塊是 Xilinx 提供的過(guò)了充分
    發(fā)表于 07-31 16:39

    NVMe高速傳輸之?dāng)[脫XDMA設(shè)計(jì)之十:NVMe初始化狀態(tài)機(jī)設(shè)計(jì)

    DISABLE_CC狀態(tài)。 RD_CAP:讀控制器功能寄存狀態(tài)。該狀態(tài)下讀取NVMe設(shè)備的控制器功能寄存,獲取其中的Memory Pag
    發(fā)表于 07-05 22:03

    NVMe IP高速傳輸卻不依賴便利的XDMA設(shè)計(jì)之三:系統(tǒng)架構(gòu)

    NVMe 固態(tài)硬盤, 并提供 AXI4-Lite 接口用于系統(tǒng)控制, 以及 AXI4 接口用于數(shù)據(jù)傳輸。 在該IP內(nèi)部, 根據(jù)功能劃分為系統(tǒng)控制模塊、 初始化模塊、
    發(fā)表于 06-29 17:42

    NVMe協(xié)議研究掃盲

    電子科技大學(xué)的王琳琳基于Zynq完成了NVMe SSD的讀寫控制,通過(guò)在的PS端運(yùn)行Linux系統(tǒng),在PL端通過(guò)PCIe硬核IP連接NVMe SSD,實(shí)現(xiàn)了135 MB/s的寫入速度和
    發(fā)表于 06-02 23:28

    NVMe協(xié)議簡(jiǎn)介2

    NVMe指令提交與完成機(jī)制 NVMe指令提交與完成機(jī)制是NVMe協(xié)議的核心,該機(jī)制制定了NVMe指令的交互流程和處理步驟。在基于PCIe的NVMe
    發(fā)表于 05-15 23:15

    NVMe協(xié)議簡(jiǎn)要分析

    控制器更新。NVMe的隊(duì)列結(jié)構(gòu)如圖1所示。 []()圖1 隊(duì)列示意圖 NVMe隊(duì)列的深度是固定的,通過(guò)Tail和Head來(lái)分別指向隊(duì)列的首尾位置,隊(duì)列實(shí)際可用的大小是隊(duì)列大小減1,當(dāng)Head條目指針等于
    發(fā)表于 05-15 00:34

    NVMe控制器IP設(shè)計(jì)之接口轉(zhuǎn)換

    這是NVMe控制器IP設(shè)計(jì)系列博客之一,其他的見(jiàn)本博客或csdn搜用戶名:tiantianuser。相關(guān)視頻見(jiàn)B站用戶名:專注與守望。 接口轉(zhuǎn)換模塊負(fù)責(zé)完成AXI4接口與控制器內(nèi)部的自
    發(fā)表于 05-10 14:33
    赫章县| 青海省| 黔东| 资源县| 和顺县| 鄂托克旗| 武乡县| 奉化市| 布尔津县| 县级市| 宁都县| 克什克腾旗| 嘉善县| 娄底市| 同江市| 禄丰县| 高密市| 博白县| 富平县| 道真| 安远县| 东山县| 五常市| 上栗县| 茂名市| 晋州市| 盐源县| 安塞县| 宽甸| 松原市| 庄河市| 宁城县| 建水县| 贵德县| 淳化县| 永嘉县| 灵宝市| 南投市| 凌源市| 荣昌县| 宁陕县|