電子發(fā)燒友網(wǎng)報道（文/周凱揚）Chiplet已然成為新世代半導體設計中被提及甚至使用最多的創(chuàng)新技術，甚至在《麻省理工科技評論》列出的2024年十大突破科技中，Chiplet與Exascale級別超算、Apple Vision一樣位列其中。畢竟隨著半導體制造工藝發(fā)展的速度進一步減緩，從芯片設計架構(gòu)上創(chuàng)新就成了常態(tài)。

然而，目前的Chiplet仍存在一些門檻問題，不少人也發(fā)現(xiàn)了基本只有大公司才用到這一先進技術，且主要集中在通信、大規(guī)模數(shù)據(jù)處理等領域，反倒是設計周期長的汽車、成本敏感的消費電子和可靠性要求高的工業(yè)領域，比較缺乏Chiplet設計的參與。

成本問題

與任何新的設計突破一樣，芯片設計廠商首要考慮的還是成本問題。半導體設計并非毫無風險可言，對于不少初創(chuàng)公司而言更是如此，而成本很大程度上決定了風險大小，尤其是針對一些尚未開始出貨的芯片。

至于在Chiplet上，首先就是D2D接口的高成本和復雜度問題，如今已有的這些D2D接口，不管是否開放統(tǒng)一與否，比如AIB、UCIe或BoW，都盡可能地去降低了復雜度的門檻，但實現(xiàn)方式或者采購的成本依舊很高，尤其是一些商用接口IP。

這些IP往往擁有極高的性能，不過對于中低端的芯片來說可能有些性能過剩了，成本也比較高。除了AIB之外，幾乎沒有可用的開源IP，且已有商用IP無法與開源開發(fā)工具兼容，缺乏工藝節(jié)點的可移植性等等，都進一步增加了Chiplet設計的成本支出。

接著就是制造封裝上的成本問題，對于英特爾、AMD和英偉達等廠商而言，他們的新品已經(jīng)過渡到了5nm及更先進的節(jié)點，再加上產(chǎn)量較大，Chiplet架構(gòu)創(chuàng)新和復用帶來的成本降低已經(jīng)可以抵消掉先進封裝和接口IP帶來的成本增加。

缺乏更加開放的生態(tài)

雖然已經(jīng)有了UCIe這種行業(yè)開放標準和OCP開放組織的出現(xiàn)，Chiplet在開放性上做得依然不夠好。比如目前在Chiplet設計上，依然缺乏標準或者開放的PDK，且不說幾乎大部分都是定制的，毫無現(xiàn)成的封裝可用，且都是在NDA保護下的。

相關的EDA工具流和IP也是如此，目前Chiplet設計在跨EDA工具流設計上依舊存在不少障礙。這也與當下半導體制造行業(yè)現(xiàn)狀不無關系，幾乎一切都有NDA的保護，限制了初創(chuàng)企業(yè)、研究機構(gòu)的開放研究。除此之外，目前依然缺乏足夠的Chiplet代工工廠，這進一步限制了Chiplet的量產(chǎn)和相關產(chǎn)品的原型設計。

寫在最后

可以看出，如今的Chiplet并沒有大規(guī)模普及，尤其是在某些基于成熟工藝的芯片設計上，還是因為門檻的問題。如今先進封裝的成本還沒有降低到設計公司可以考慮Chiplet方案的程度，這些較高的門檻阻止了Chiplet的普及。在設計公司看來，行業(yè)需要像現(xiàn)在的云服務一樣，打造一個多供應商、多選擇和開放的生態(tài)，這樣才能徹底發(fā)揮Chiplet用于降低設計成本、提高綜合性能的優(yōu)勢。