TLV840-Q1 器件是一款電壓監(jiān)控器或復位 IC，可在 0.7 V 至 6 V 的寬輸入電壓水平下工作，同時在整個 VDD 和溫度范圍內保持極低的靜態(tài)電流。TLV840-Q1 提供了低功耗、高精度和低傳播延遲 （t p_HL = 30 μs（典型值）的

當 VDD 上的電壓降至負電壓閾值 （V 以下） 時，復位輸出信號被置位 它- ).當 VDD 上升到 V 以上時，復位信號被清除 它- 加上磁滯 （V HYS 公司 ） 和復位時間延遲 （t D ） 過期。復位時間延遲可以通過在 CT 引腳和接地之間連接電容器來編程。對于最小 reset delay 時間， CT pin 可以保持懸空。TLV840-Q1 具有手動復位引腳 （MR），可在引腳置位時強制系統(tǒng)進行硬復位，從而提供程序靈活性。
*附件：TLV840-Q1 具有可調復位時間延遲的毫微功耗電壓監(jiān)控器數(shù)據(jù)表.pdf

附加功能：低上電復位電壓 （V POR的 ）、內置 VDD 抗干擾保護、內置磁滯、低漏極開路輸出漏電流 （I lkg（外徑） ).TLV840-Q1 是適用于汽車應用和電池供電/低功耗應用的完美電壓監(jiān)控解決方案。

特性
適用于汽車應用：

• 符合 AEC-Q100 標準，結果如下：
  • 器件溫度等級 1：-40°C 至 +125°C 環(huán)境工作溫度
  • 器件 HBM ESD 分類 2 級
  • 器件 CDM ESD 分類等級 C7B

專為高性能而設計：

• 納米電源電流：120 nA（典型值）
• 高精度：±0.5%（典型值）
• 內置磁滯 （V HYS 公司 ）： 5% （典型值）
• 固定閾值電壓 （V 它- ）：0.8 V 至 5.4 V

專為廣泛的應用而設計：

• 工作電壓范圍：0.7 V 至 6 V
• 固定 （V 它- ） 電壓：0.8 V 至 5.4 V，步長為 0.1 V
• 可編程復位時間延遲 （t D )
  • 最小時間延遲：40 μs（典型值），無電容器
• /手動復位 （MR)

多種輸出拓撲 / 封裝類型：

• 四種輸出拓撲 （RESET / RESET）：
  • TLV840MADL-Q1： 漏極開路、低電平有效
  • TLV840MAPL-Q1： 推挽式、低電平有效
  • TLV840MADH-Q1： 漏極開路、高電平有效
  • TLV840MAPH-Q1： 推挽式，高電平有效
• 封裝：SOT23-5 （DBV）

參數(shù)

1. 產(chǎn)品概述

• ?類型?：具有可調復位時間延遲的毫微功耗電壓監(jiān)控器。
• ?應用?：專為汽車應用和電池供電/低功耗應用設計。
• ?封裝?：SOT23-5（DBV）封裝。

2. 主要特點

• ?AEC-Q100認證?：適用于汽車應用，滿足嚴苛的環(huán)境和可靠性要求。
• ?低功耗?：典型靜態(tài)電流為120nA，有助于延長電池壽命。
• ?高精度?：監(jiān)控閾值電壓精度高達±0.5%。
• ?可調復位時間延遲?：通過連接外部電容器到CT引腳，可編程復位時間延遲從40μs到6.2秒。
• ?手動復位功能?：具有MR（手動復位）引腳，允許通過外部信號強制系統(tǒng)復位。
• ?多種輸出拓撲?：提供四種輸出拓撲結構（DL、PL、DH、PH），滿足不同的應用需求。

3. 功能描述

• ?輸入電壓監(jiān)控?：監(jiān)控VDD引腳電壓，當電壓低于設定的閾值電壓時觸發(fā)復位信號。
• ?復位時間延遲?：復位信號在VDD電壓恢復到閾值電壓以上并加上滯后電壓后，經(jīng)過設定的復位時間延遲才解除。
• ?手動復位?：通過將MR引腳拉低并保持一定時間，可以強制觸發(fā)復位信號。
• ?滯后功能?：內置滯后電壓，防止因電壓波動而引起的誤復位。

4. 電氣特性

• ?工作電壓范圍?：0.7V至6V。
• ?固定閾值電壓?：可選范圍從0.8V到5.4V，步長為0.1V。
• ?低電源上電復位電壓?：確保設備在電源穩(wěn)定后才開始正常工作。
• ?輸出特性?：提供低電平有效和高電平有效的復位信號，支持開漏和推挽輸出。

5. 應用領域

• ?汽車應用?：如環(huán)繞視圖系統(tǒng)、前攝像頭、汽車網(wǎng)關、雷達ECU等。
• ?電池供電設備?：如便攜式電子設備、可穿戴設備等。
• ?低功耗應用?：如物聯(lián)網(wǎng)設備、傳感器節(jié)點等。

6. 典型應用電路

• ?雙軌電壓監(jiān)控與上電排序?：使用兩個TLV840-Q1設備監(jiān)控兩個獨立的電壓軌，并確保在上電時按照正確的順序啟動。
• ?系統(tǒng)復位?：將TLV840-Q1的復位輸出連接到微控制器的復位引腳，以實現(xiàn)系統(tǒng)級的復位功能。

7. 布局與設計指南

• ?電源去耦?：在VDD引腳附近放置0.1μF至1μF的旁路電容，以減少電源噪聲。
• ?CT引腳電容?：如需調整復位時間延遲，應在CT引腳附近放置合適容量的電容器。
• ?MR引腳處理?：如果未使用MR引腳，應將其懸空或連接到VDD。
• ?輸出上拉電阻?：對于開漏輸出拓撲，需要在RESET引腳外部連接上拉電阻。

8. 封裝與尺寸

• ?封裝類型?：SOT23-5（DBV）。
• ?尺寸?：2.90mm x 1.60mm。